[發(fā)明專(zhuān)利]包括層疊的半導(dǎo)體芯片的半導(dǎo)體封裝件

在審

• 申請(qǐng)?zhí)枺?/td>: 201911376420.9
• 申請(qǐng)日: 2019-12-27
• 公開(kāi)（公告）號(hào): CN112201641A
• 公開(kāi)（公告）日: 2021-01-08
• 發(fā)明（設(shè)計(jì)）人: 徐鉉哲;金俊植
• 申請(qǐng)（專(zhuān)利權(quán)）人: 愛(ài)思開(kāi)海力士有限公司
• 主分類(lèi)號(hào): H01L23/488
• 分類(lèi)號(hào): H01L23/488;H01L23/52;H01L25/065
• 代理公司: 北京三友知識(shí)產(chǎn)權(quán)代理有限公司 11127
• 代理人: 劉久亮;黃綸偉

包括層疊的半導(dǎo)體芯片的半導(dǎo)體封裝件。該半導(dǎo)體封裝件包括：基板，其包括開(kāi)口；第一半導(dǎo)體芯片，其設(shè)置在基板上，包括通過(guò)開(kāi)口暴露的多個(gè)第一芯片焊盤(pán)；第二半導(dǎo)體芯片，其設(shè)置在第一半導(dǎo)體芯片上以與第一半導(dǎo)體芯片部分地交疊，包括與開(kāi)口對(duì)齊的多個(gè)第二芯片焊盤(pán)；以及重分布層，其形成在其上設(shè)置有第二半導(dǎo)體芯片的第二芯片焊盤(pán)的表面上。第二芯片焊盤(pán)中的一個(gè)或更多個(gè)與第一半導(dǎo)體芯片交疊并被第一半導(dǎo)體芯片覆蓋，并且第二芯片焊盤(pán)的其余焊盤(pán)通過(guò)開(kāi)口暴露。重分布層包括通過(guò)開(kāi)口暴露的重分布焊盤(pán)，并且包括被配置為將第二芯片焊盤(pán)中的一個(gè)或更多個(gè)連接至重分布焊盤(pán)的重分布線(xiàn)。

技術(shù)領(lǐng)域

示例性實(shí)施方式涉及一種半導(dǎo)體封裝件，更具體地，涉及一種在基板上層疊多個(gè)芯片的半導(dǎo)體封裝件。

背景技術(shù)

電子產(chǎn)品正逐漸變小并需要處理大容量數(shù)據(jù)。因此，有必要提高在這種電子產(chǎn)品中使用的半導(dǎo)體裝置的集成度。

但是，因?yàn)橛捎诎雽?dǎo)體集成技術(shù)的限制而僅用一個(gè)半導(dǎo)體芯片難以滿(mǎn)足所需要的容量，所以已經(jīng)制造出將多個(gè)半導(dǎo)體芯片嵌入在一個(gè)半導(dǎo)體封裝件中的半導(dǎo)體封裝件。

即使半導(dǎo)體封裝件包括多個(gè)半導(dǎo)體芯片，也需要滿(mǎn)足提高操作準(zhǔn)確性和速度、最小化尺寸、簡(jiǎn)化工藝和降低成本的需求。

發(fā)明內(nèi)容

在一個(gè)實(shí)施方式中，一種半導(dǎo)體封裝件可以包括：基板，其包括開(kāi)口；第一半導(dǎo)體芯片，其設(shè)置在基板上，包括通過(guò)開(kāi)口暴露的多個(gè)第一芯片焊盤(pán)；第二半導(dǎo)體芯片，其設(shè)置在第一半導(dǎo)體芯片上以與第一半導(dǎo)體芯片部分地交疊，包括與開(kāi)口對(duì)齊的多個(gè)第二芯片焊盤(pán)；以及重分布層，其形成在其上設(shè)置有第二半導(dǎo)體芯片的第二芯片焊盤(pán)的表面上。第二芯片焊盤(pán)中的一個(gè)或更多個(gè)可以與第一半導(dǎo)體芯片交疊并可以被第一半導(dǎo)體芯片覆蓋，并且第二芯片焊盤(pán)的其余焊盤(pán)通過(guò)開(kāi)口暴露。重分布層可以包括通過(guò)開(kāi)口暴露的重分布焊盤(pán)，并且包括被配置為將第二芯片焊盤(pán)中的所述一個(gè)或更多個(gè)連接至重分布焊盤(pán)的重分布線(xiàn)。

附圖說(shuō)明

圖1是示意性地例示了根據(jù)一個(gè)實(shí)施方式的半導(dǎo)體封裝件的立體圖。

圖2是例示了圖1的半導(dǎo)體封裝件的基板的底表面的平面圖。

圖3是例示了圖1的半導(dǎo)體封裝件的第一半導(dǎo)體芯片的底表面的平面圖。

圖4A是例示了圖1的半導(dǎo)體封裝件的第二半導(dǎo)體芯片的底表面的平面圖，并且圖4B是沿著平面圖的線(xiàn)A-A'截取的截面圖。

圖5是例示了圖1的半導(dǎo)體封裝件的底表面的平面圖并且是主要例示了第一半導(dǎo)體芯片和第二半導(dǎo)體芯片之間的交疊以及基于該交疊的重分布層的圖。

圖6是例示了圖1的半導(dǎo)體封裝件的底表面的平面圖并且是主要例示了第一半導(dǎo)體芯片和第二半導(dǎo)體芯片之間的交疊以及基于該交疊的與基板的連接的圖。

圖7是圖1的半導(dǎo)體封裝件在第二方向上的側(cè)視圖。

圖8是例示了根據(jù)另一實(shí)施方式的第一半導(dǎo)體芯片的底表面的平面圖。

圖9是例示了根據(jù)另一實(shí)施方式的第二半導(dǎo)體芯片的底表面的平面圖。

圖10是例示了根據(jù)另一實(shí)施方式的半導(dǎo)體封裝件的平面圖。

圖11是例示了當(dāng)兩個(gè)互連中的一些互連彼此接觸的方式共享路徑時(shí)的電以感和電阻特性的圖。

圖12示出了例示采用包括根據(jù)一個(gè)實(shí)施方式的半導(dǎo)體封裝件的存儲(chǔ)卡的電子系統(tǒng)的框圖。

圖13示出了例示包括根據(jù)一個(gè)實(shí)施方式的半導(dǎo)體封裝件的另一電子系統(tǒng)的框圖。

具體實(shí)施方式