[發明專利]一種溝槽IGBT芯片

在審

• 申請號: 201911374310.9
• 申請日: 2019-12-27
• 公開（公告）號: CN113054009A
• 公開（公告）日: 2021-06-29
• 發明（設計）人: 寧旭斌;譚真華;李迪;肖海波;肖強
• 申請（專利權）人: 株洲中車時代半導體有限公司
• 主分類號: H01L29/739
• 分類號: H01L29/739;H01L29/06;H01L29/423
• 代理公司: 北京聿宏知識產權代理有限公司 11372
• 代理人: 吳大建;何嬌

本申請提供了一種溝槽IGBT芯片，包括N?型漂移層；多個并聯的元胞，元胞包括兩個設置于N?型漂移層上表面的第一溝槽內的主柵極，兩個主柵極沿N?型漂移層的表面延伸且平行分布；虛柵極，位于元胞之間并設置于N?型漂移層上表面的第二溝槽內，虛柵極平行于主柵極；虛柵極通過虛柵主線引出電位，主柵極和虛柵極之間的第一虛柵P阱或者兩個虛柵P阱之間的第二虛柵P阱中的虛柵P+接觸區通過虛柵P阱主線引出電位。利用該溝槽IGBT芯片，通過引出虛柵以及虛柵P阱，使其分別能夠施加不同的電位，避免了虛柵和P阱浮空時因Cgc較大產生的位移電流導致關斷瞬間Vge抬升而減小了器件關斷能力，在不降低性能的情況下有效地避免了開關過程中的電壓或電流過沖。

技術領域

本發明涉及半導體器件技術領域，并且更具體地，涉及一種溝槽IGBT芯片。

背景技術

絕緣柵雙極晶體管(Insulated Gate Bipolar Transistor，簡稱“IGBT”)結合了MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor,簡稱“MOSFET”)輸入阻抗高、柵極驅動簡單和雙極結型晶體管(Bipolar Junction Transistor，簡稱“BJT”)導通壓降小、工作電流大等優點，廣泛應用于工業控制、電動汽車、軌道交通、智能電網和變頻家電等領域。

溝槽IGBT導通時電流密度大，會降低抗短路能力，因此需要合理設計有源區分布來提升器件的抗短路能力，從而保證芯片的安全工作區。通常采用虛柵或浮空P阱技術來抑制橫向電場擴展，避免出現橫向的電壓峰值導致IGBT阻斷耐壓降低，因此存在虛柵和非有效溝道區的P阱區域。目前虛柵結構通常采用電學短路方式，將虛柵與發射極連接，或者虛柵與柵極連接，或者虛柵與終端區的場限環連接，或者虛柵浮空。目前這些方式存在開關損耗增加、浪涌電壓變大、耐壓降低等問題。虛柵與主柵以及虛柵之間存在的P阱與主柵之間的P阱功能不同，一般將虛柵P阱浮空或者接地。當P阱浮空時，因米勒電容Cgc大，可能會在關斷時產生位移電流，引起Vge電位提升，使器件關斷能力惡化；而當P阱接地時，柵極G和發射極E之間的電容變大，米勒電容Cgc減小和Cge增大，使得關斷位移電流減小，但芯片開通過程的延遲增加，開通過程di/dt的可控性變差。

發明內容

針對上述現有技術中的問題，本申請提出了一種新型的溝槽IGBT芯片，通過引出虛柵以及虛柵P阱，使其分別能夠施加不同的電位，在不降低性能的情況下有效地避免了開關過程中的電壓或電流過沖，并且實現了定量調節IGBT開通過程中的電流上升速率，根據應用調整提高抗電磁干擾能力。

本申請提供的溝槽IGBT芯片，包括N-型漂移層；多個并聯的元胞，所述元胞包括兩個設置于所述N-型漂移層上表面向下蝕刻而成的第一溝槽內的主柵極，兩個所述主柵極沿所述N-型漂移層的表面延伸且平行分布；虛柵極，所述虛柵極位于元胞之間并設置于所述N-型漂移層上表面向下蝕刻而成的第二溝槽內，所述虛柵極平行于所述主柵極；其中，所述虛柵極通過虛柵主線引出電位，所述主柵極和所述虛柵極之間的第一虛柵P阱或者兩個所述虛柵P阱之間的第二虛柵P阱中設置的虛柵P+接觸區通過虛柵P阱主線引出電位。利用該溝槽IGBT芯片，通過引出虛柵以及虛柵P阱，使其分別能夠施加不同的電位，避免了虛柵和P阱浮空時因Cgc較大產生的位移電流導致關斷瞬間Vge抬升而減小了器件關斷能力，在不降低性能的情況下有效地避免了開關過程中的電壓或電流過沖。

在一個實施方式中，所述虛柵主線與元胞區的發射極或柵極連接，所述虛柵P阱主線與元胞區的發射極或柵極連接。

在一個實施方式中，包括多個所述虛柵極，其中，所述第一虛柵P阱引出電位時，所述第二虛柵P阱浮空，或者所述第二虛柵P阱引出電位時，所述第一虛柵P阱浮空。

在一個實施方式中，所述虛柵P+接觸區通過金屬電極連接、多晶電阻與虛柵P阱主線連接。

在一個實施方式中，所述多晶電阻與芯片表面之間設置有隔離氧化層。通過該實施方式，多晶電阻沿著溝槽方向，即使多晶電阻上存在電位，也不會對元胞區域產生影響