[發明專利]一種溝槽IGBT芯片

在審

• 申請號: 201911374310.9
• 申請日: 2019-12-27
• 公開（公告）號: CN113054009A
• 公開（公告）日: 2021-06-29
• 發明（設計）人: 寧旭斌;譚真華;李迪;肖海波;肖強
• 申請（專利權）人: 株洲中車時代半導體有限公司
• 主分類號: H01L29/739
• 分類號: H01L29/739;H01L29/06;H01L29/423
• 代理公司: 北京聿宏知識產權代理有限公司 11372
• 代理人: 吳大建;何嬌

1.一種溝槽IGBT芯片，其特征在于，包括：

N-型漂移層；

多個并聯的元胞，所述元胞包括兩個設置于所述N-型漂移層上表面向下蝕刻而成的第一溝槽內的主柵極，兩個所述主柵極沿所述N-型漂移層的表面延伸且平行分布；

虛柵極，所述虛柵極位于元胞之間并設置于所述N-型漂移層上表面向下蝕刻而成的第二溝槽內，所述虛柵極平行于所述主柵極；

其中，所述虛柵極通過虛柵主線引出電位，所述主柵極和所述虛柵極之間的第一虛柵P阱或者兩個所述虛柵P阱之間的第二虛柵P阱中設置的虛柵P+接觸區通過虛柵P阱主線引出電位。

2.根據權利要求1所述的溝槽IGBT芯片，其特征在于，所述虛柵主線與元胞區的發射極或柵極連接，所述虛柵P阱主線與元胞區的發射極或柵極連接。

3.根據權利要求2所述的溝槽IGBT芯片，其特征在于，包括多個所述虛柵極，其中，所述第一虛柵P阱引出電位時，所述第二虛柵P阱浮空，或者所述第二虛柵P阱引出電位時，所述第一虛柵P阱浮空。

4.根據權利要求3所述的溝槽IGBT芯片，其特征在于，所述虛柵P+接觸區通過金屬電極連接、多晶電阻與虛柵P阱主線連接。

5.根據權利要求4所述的溝槽IGBT芯片，其特征在于，所述多晶電阻與芯片表面之間設置有隔離氧化層。

6.根據權利要求5所述的溝槽IGBT芯片，其特征在于，所述隔離氧化層的厚度為1000A-1300A。

7.根據權利要求2所述的溝槽IGBT芯片，其特征在于，包括一個虛柵極，所述第一虛柵P阱種的所述虛柵P+接觸區引出電位。

8.根據權利要求1至7中任一項所述的溝槽IGBT芯片，其特征在于，包括至少兩個虛柵極，且相鄰虛柵極之間設置有多個橫向溝槽，其垂直于所述所述虛柵極的長度方向，以將虛柵P阱分割為交替排列的多個虛柵有源區和多個虛柵陪區，所述虛柵有源區的虛柵P阱中設置所述虛柵P+接觸區，所述虛柵陪區的虛柵P阱浮空。

9.根據權利要求1至7中任一項所述的溝槽IGBT芯片，其特征在于，

所述元胞為六角形元胞結構，并且多個所述元胞以蜂窩狀分布在所述N-型漂移層上；或者，

所述元胞為方形元胞結構，并且多個所述元胞矩陣式地分布在所述N-型漂移層上；或者，

所述元胞為條形元胞結構，并且多個所述元胞并排地分布在所述N-型漂移層上。

10.根據權利要求1至7中任一項所述的溝槽IGBT芯片，其特征在于，所述N型漂移層下方還包括穿通型結構、軟穿通型結構或非穿通型結構。

11.根據權利要求1至7中任一項所述的溝槽IGBT芯片，其特征在于，所述兩個主柵極之間的主柵極P阱包括主柵P+接觸區以及設置于所述主柵P+接觸區兩側的主柵N+發射極。

12.根據權利要求1至7中任一項所述的溝槽IGBT芯片，其特征在于，還包括：

P+集電極層；

N型緩沖層，其設置在所述P+集電極層和所述N-型漂移層之間。