[發明專利]閃存器件的制作方法

在審

• 申請號: 201911373634.0
• 申請日: 2019-12-27
• 公開（公告）號: CN111129020A
• 公開（公告）日: 2020-05-08
• 發明（設計）人: 徐杰;高超;杜怡行
• 申請（專利權）人: 華虹半導體（無錫）有限公司;上海華虹宏力半導體制造有限公司
• 主分類號: H01L27/11517
• 分類號: H01L27/11517;H01L27/11521
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 羅雅文

本申請公開了一種閃存器件的制作方法，涉及半導體制造領域。該方法包括提供一襯底，襯底上形成有隧穿氧化層、浮柵層、ONO結構、控制柵層；形成硬掩膜層，在硬掩膜層打開第一柵極窗口；沉積間隔氧化層，根據溝道長度在間隔氧化層刻蝕出字線窗口；去除控制柵層、ONO結構；沉積氮化硅層并刻蝕露出浮柵層；根據第二柵極的高度降低間隔氧化層的高度；去除露出的浮柵層、隧穿氧化層；沉積多晶硅，進行CMP直到露出硬掩膜層形成字線；根據第二柵極的高度刻蝕字線的頭部，刻蝕后的字線的高度與第二柵極的高度相等；解決了現有嵌入式閃存器件制作過程中容易損壞存儲單元區域的問題；達到了降低閃存器件中存儲單元區域的高度，優化工藝的效果。

技術領域

本申請涉及半導體制造領域，具體涉及一種閃存器件的制作方法。

背景技術

快閃存儲器(以下簡稱“閃存”)是一種采用非易失性存儲(Non-volatile Memory，NVM)技術的存儲器，其主要特點在于：容量相對較大，改寫速度快，適用于大量數據的存儲，斷電后仍能保存數據。

在嵌入式閃存中，存儲單元區域一般要比外圍區域高800至1000A，這個高度差會給后續工藝帶來諸多問題，比如：有效面積的差異導致存儲單元區域比外圍區域的層間介質層厚度薄，在對層間介質層進行CMP(chemical mechanical polishing，化學機械平坦化)時，可能會穿透層間介質層，損傷閃存單元，進而影響閃存器件的良率。

發明內容

為了解決相關技術的問題，本申請提供了一種閃存器件的制作方法。該技術方案如下：

一方面，本申請實施例提供了一種閃存器件的制作方法，該方法包括：

提供一襯底，襯底上依次形成有隧穿氧化層、浮柵層、ONO結構、控制柵層，襯底包括存儲單元區域和外圍區域，存儲單元區域用于制作第一柵極，外圍區域用于制作第二柵極；

形成硬掩膜層，并在硬掩膜層打開第一柵極窗口；

沉積間隔氧化層，并根據溝道長度在間隔氧化層刻蝕出字線窗口；

依次去除字線窗口下的控制柵層、ONO結構；

沉積氮化硅層，并刻蝕氮化硅層露出浮柵層；

根據第二柵極的高度，通過刻蝕工藝降低間隔氧化層的高度；

依次去除露出的浮柵層、隧穿氧化層；

沉積多晶硅，并進行CMP直到露出硬掩膜層，形成字線；

根據第二柵極的高度，刻蝕字線的頭部，刻蝕后的字線的高度與第二柵極的高度相等。

可選的，該方法還包括：

去除硬掩膜層；

形成第一柵極的柵極側墻。

可選的，沉積多晶硅，并進行CMP直到露出硬掩膜層，形成字線之前，還包括：

沉積氧化層。

可選的，根據第二柵極的高度，通過刻蝕工藝降低間隔氧化層的高度，包括：

根據第二柵極的高度，通過濕法刻蝕工藝降低間隔氧化層的高度。

可選的，存儲單元區域和外圍區域有淺溝槽隔離。

可選的，浮柵層和控制柵的材料為多晶硅。

可選的，ONO結構由氧化層、氮化硅層、氧化層自下而上堆疊形成。

可選的，氧化層的材料為二氧化硅。

可選的，硬掩膜層的材料為氮化硅。

本申請技術方案，至少包括如下優點：