[發(fā)明專利]面向中低頻電路應(yīng)用的數(shù)字D鎖存器

有效

• 申請(qǐng)?zhí)枺?/td>: 201911369772.1
• 申請(qǐng)日: 2019-12-26
• 公開（公告）號(hào): CN111030675B
• 公開（公告）日: 2023-05-05
• 發(fā)明（設(shè)計(jì)）人: 郭靖;蔡宣明
• 申請(qǐng)（專利權(quán)）人: 中北大學(xué)
• 主分類號(hào): H03K19/094
• 分類號(hào): H03K19/094
• 代理公司: 哈爾濱市松花江專利商標(biāo)事務(wù)所 23109
• 代理人: 董玉嬌

面向中低頻電路應(yīng)用的數(shù)字D鎖存器，屬于微電子器件可靠性領(lǐng)域中抗輻射粒子加固技術(shù)領(lǐng)域。解決了傳統(tǒng)數(shù)字D鎖存器在恢復(fù)單個(gè)節(jié)點(diǎn)翻轉(zhuǎn)或兩個(gè)節(jié)點(diǎn)翻轉(zhuǎn)的同時(shí)，無法兼具較小的面積、低功耗和延遲少的問題。本發(fā)明將晶體管TP3的柵極、晶體管TN1的柵極和節(jié)點(diǎn)S5相連接，將晶體管TP4的柵極、晶體管TN2的柵極和節(jié)點(diǎn)S6相連接，將晶體管TP9的柵極、晶體管TN9的柵極和節(jié)點(diǎn)S1相連接，將晶體管TP10的柵極、晶體管TN10的柵極和節(jié)點(diǎn)S2相連接，這種連接方式可以將面積最小化，同時(shí)，這種連接方式還可以同時(shí)提高對(duì)節(jié)點(diǎn)S3、S4、S7、S8的抗翻轉(zhuǎn)的能力。本發(fā)明主要應(yīng)用在中低頻電路中。

技術(shù)領(lǐng)域

本發(fā)明屬于微電子器件可靠性領(lǐng)域中抗輻射粒子加固技術(shù)領(lǐng)域。

背景技術(shù)

在納米CMOS技術(shù)中，MOS管尺寸、工作電壓的持續(xù)減小，集成度正在向極大規(guī)模增加，同時(shí)，節(jié)點(diǎn)電容也正在不斷的縮小。導(dǎo)致一個(gè)節(jié)點(diǎn)存儲(chǔ)的狀態(tài)很容易被高能粒子產(chǎn)生的誘導(dǎo)電荷來改變。單粒子輻射電荷共享在存儲(chǔ)電路中如存儲(chǔ)器、鎖存器、寄存器以及觸發(fā)器中正變成一個(gè)非常嚴(yán)重的現(xiàn)象，而數(shù)字D鎖存器因?yàn)閼?yīng)用范圍較廣被廣泛的使用，因此需要對(duì)其進(jìn)行加固。

鎖存器作為具有記憶功能的存儲(chǔ)器件，被廣泛地應(yīng)用于各種邏輯電路當(dāng)中。它的可靠性會(huì)影響到整個(gè)芯片的工作狀態(tài)，若鎖存器發(fā)生故障，將嚴(yán)重影響整個(gè)芯片的穩(wěn)定性。

現(xiàn)階段，對(duì)于鎖存器的加固技術(shù)主要有兩種比較經(jīng)典的方法，一是通過將簡單的靜態(tài)鎖存器復(fù)制多個(gè)，再加上一個(gè)表決器來判斷正確的鎖存值。多模冗余如三模冗余方法是此類方法一種經(jīng)典的加固方案，該方法能夠有效地屏蔽鎖存器內(nèi)部節(jié)點(diǎn)的翻轉(zhuǎn)，但是帶來了巨大的面積功耗和延時(shí)開銷。另一種加固方法是抗輻射加固設(shè)計(jì)，這種方法不僅能有效地緩解翻轉(zhuǎn)對(duì)鎖存器的影響，還能取得較低的性能開銷，因此被廣泛應(yīng)用。主要是采用新型的鎖存結(jié)構(gòu)來對(duì)節(jié)點(diǎn)進(jìn)行部分或者全部的加固保護(hù)。

然而，目前這類方法比較常用的是將C單元采用多模冗余的方式進(jìn)行連接，但是在抵抗由電荷共享導(dǎo)致的兩個(gè)節(jié)點(diǎn)翻轉(zhuǎn)的同時(shí)，需要較多的MOS管和節(jié)點(diǎn)，硬件開銷大，并且功耗高、傳輸時(shí)間長，因此，以上問題亟需解決。

發(fā)明內(nèi)容

本發(fā)明是為了解決傳統(tǒng)數(shù)字D鎖存器在恢復(fù)單個(gè)節(jié)點(diǎn)翻轉(zhuǎn)或兩個(gè)節(jié)點(diǎn)翻轉(zhuǎn)的同時(shí)，無法兼具較小的面積、低功耗和延遲少的問題，本發(fā)明提供了面向中低頻電路應(yīng)用的數(shù)字?D鎖存器。

面向中低頻電路應(yīng)用的數(shù)字D鎖存器，包括20個(gè)NMOS晶體管TN1至TN20和20?個(gè)PMOS晶體管TP1至TP20；

晶體管TP16至TP20的源極和晶體管TN20的漏極連接后，作為鎖存器的輸入端D；

晶體管TP20的漏極、晶體管TN20的源極、晶體管TP15的漏極和晶體管TN17的漏極連接后，作為鎖存器的輸出端Q，還作為節(jié)點(diǎn)Q；

晶體管TP16至TP20的柵極和晶體管TN17的柵極連接后，作為鎖存器的時(shí)鐘信號(hào)CLK?的輸入端；

晶體管TN20的柵極和晶體管TP15的柵極連接后，作為鎖存器的時(shí)鐘信號(hào)CLKN的輸入端，且時(shí)鐘信號(hào)CLKN的輸入端輸入的信號(hào)與時(shí)鐘信號(hào)CLK的輸入端輸入的信號(hào)相反；

晶體管TP1至TP4的源極、晶體管TP7至TP10的源極和晶體管TP13的源極均與供電電源正極連接；

晶體管TP1的漏極、晶體管TP5的源極、晶體管TP2的柵極、晶體管TN8的柵極、晶體管TP9的柵極、晶體管TN9的柵極和晶體管TP17的漏極連接后，作為節(jié)點(diǎn)S1；

晶體管TP1的柵極、晶體管TN7的柵極、晶體管TP2的漏極、晶體管TP6的源極、晶體管TP10的柵極和晶體管TN10的柵極連接后，作為節(jié)點(diǎn)S2；

晶體管TP5的漏極與晶體管TN7的漏極連接，晶體管TN7的源極與晶體管TN3的漏極，晶體管TN3源極接電源地；