[發明專利]一種RHPD-12T抗輻照SRAM存儲單元電路

在審

• 申請號: 201911355521.8
• 申請日: 2019-12-25
• 公開（公告）號: CN111128271A
• 公開（公告）日: 2020-05-08
• 發明（設計）人: 趙強;彭春雨;盧文娟;吳秀龍;藺智挺;陳軍寧
• 申請（專利權）人: 安徽大學
• 主分類號: G11C11/412
• 分類號: G11C11/412;G11C11/419;G11C11/418
• 代理公司: 北京凱特來知識產權代理有限公司 11260
• 代理人: 鄭立明;陳亮

1.一種RHPD-12T抗輻照SRAM存儲單元電路，其特征在于，所述電路包括十個NMOS晶體管和兩個PMOS晶體管，十個NMOS晶體管依次記為N1～N10，兩個PMOS晶體管依次記為P1～P2，其中：

內圍節點由PMOS晶體管P1和P2交叉耦合，NMOS晶體管N3和N4作為下拉管；

外圍節點由NMOS晶體管N5和N6交叉耦合，NMOS晶體管N1與N2作為上拉管；

外圍存儲節點S0和S1通過控制NMOS晶體管N3和N4對內圍存儲節點Q和QB進行加固；

外圍存儲節點S0和S1分別由NMOS晶體管N2、N6及N1、N5包圍，將該結構稱為極性加固結構；

內外圍的四個存儲節點Q、QB、S0、S1通過四個NMOS晶體管N7～N10連接到兩條位線BL和BLN，四個NMOS晶體管N7～N10的開啟由字線WL控制，其中：

所述四個NMOS晶體管N7～N10為四個傳輸晶體管，所述電路使用該四個傳輸晶體管進行讀寫，在寫入數據的過程中，兩條位線BL和BLN通過四個傳輸晶體管同時向內外圍的四個存儲節點Q、QB、S0、S1寫入數據，使得存儲節點更容易被寫入數據。

2.根據權利要求1所述RHPD-12T抗輻照SRAM存儲單元電路，其特征在于，在所述電路中，四個傳輸晶體管的連接關系具體為：

位線BL與NMOS晶體管N10與N8的源極電連接，位線BLN與NMOS晶體管N7與N9的源極電連接；

字線WL與NMOS晶體管N7～N10的柵極電連接；

NMOS晶體管N10的漏極與PMOS晶體管P2的漏極電連接，NMOS晶體管N9的漏極與PMOS晶體管P1的漏極電連接。

3.根據權利要求1所述RHPD-12T抗輻照SRAM存儲單元電路，其特征在于，在所述電路中：

PMOS晶體管P1的漏極與NMOS晶體管N3的漏極電連接，并且PMOS晶體管P1的柵極與NMOS晶體管N4的漏極電連接；

PMOS晶體管P2的漏極與NMOS晶體管N4的漏極電連接，并且PMOS晶體管P2的柵極與NMOS晶體管N3的漏極電連接；

NMOS晶體管N1的漏極與NMOS晶體管N5的漏極電連接，并且NMOS晶體管N1的柵極與NMOS晶體管N4的漏極電連接；

NMOS晶體管N2的漏極與NMOS晶體管N6的漏極電連接，并且NMOS晶體管N2的柵極與NMOS晶體管N3的漏極電連接；

NMOS晶體管N3的漏極與PMOS晶體管P1的漏極電連接，并且NMOS晶體管N3的柵極與NMOS晶體管N1的漏極電連接；

NMOS晶體管N4的漏極與PMOS晶體管P2的漏極電連接，并且NMOS晶體管N4的柵極與NMOS晶體管N2的漏極電連接；

NMOS晶體管N5的漏極與NMOS晶體管N1的漏極電連接，并且NMOS晶體管N5的柵極與NMOS晶體管N6的漏極電連接；

NMOS晶體管N6的漏極與NMOS晶體管N2的漏極電連接，并且NMOS晶體管N6的柵極與NMOS晶體管N5的漏極電連接；

電源VDD與PMOS晶體管P1、P2，NMOS晶體管N1、N2的源極電連接；

NMOS晶體管N3、N4、N5、N6的源極接地。

4.根據權利要求1所述RHPD-12T抗輻照SRAM存儲單元電路，其特征在于，

所述電路在保持階段時，位線BL和BLN都預充到高電平，字線WL為低電平，所述電路內部保持初始狀態，電路不工作；

所述電路在讀數據階段時，位線BL和BLN都預充到高電平，字線WL為高電平，PMOS晶體管N7～N10打開；如果單元電路存儲的數據為‘0’，那么位線BLN通過PMOS晶體管N4和N5向地放電，使得位線產生電壓差，然后通過靈敏放大器讀出數據；如果單元電路存儲的數據為‘1’，那么位線BL通過PMOS晶體管N3和N6向地放電，使得位線產生電壓差，然后通過靈敏放大器讀出數據；

所述電路在寫入數據階段時，字線WL為高電平，如果位線BL為高電平，位線BLN為低電平，那么通過PMOS晶體管N10和N8分別向存儲節點Q和S1寫‘1’；如果位線BL為低電平，位線BLN為高電平，那么通過PMOS晶體管N10和N8分別向存儲節點Q和S1寫‘0’。