[發(fā)明專利]半導體器件及其制造方法

有效

• 申請?zhí)枺?/td>: 201911350902.7
• 申請日: 2019-12-24
• 公開（公告）號: CN111029252B
• 公開（公告）日: 2022-09-02
• 發(fā)明（設(shè)計）人: 張怡;周海洋
• 申請（專利權(quán)）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L27/11521;H01L29/423
• 代理公司: 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 曹廷廷

本發(fā)明提供一種半導體器件及其制造方法，該制造方法包括：提供襯底；在所述襯底上依次形成有第一介質(zhì)層、浮柵、第二介質(zhì)層和控制柵，以及形成于所述浮柵、第二介質(zhì)層和控制柵側(cè)壁的間隔氧化層，所述第一介質(zhì)層為氧化層；沿字線區(qū)域濕法蝕刻間隔氧化層和第一介質(zhì)層，以減薄第一介質(zhì)層形成隧穿氧化層，以及減薄間隔氧化層形成側(cè)壁氧化層，以使控制柵轉(zhuǎn)角處的側(cè)壁氧化層與隧穿氧化層的厚度比為125％至145％。本發(fā)明能夠提高半導體器件的控制柵與字線之間抗壓能力，能夠使半導體器件的擦除性能更加穩(wěn)定、擦除效果更好，能夠提高半導體器件的質(zhì)量。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路設(shè)計領(lǐng)域，特別涉及一種半導體器件及其制造方法。

背景技術(shù)

在半導體器件的制造工藝中，隨著半導體器件的特征尺寸的逐漸縮小，字線的特征尺寸也越來越小。例如90納米以下特征尺寸的半導體器件，分柵快閃存儲器在擦除過程中，控制柵與字線之間需要較大的電壓差，因此，本領(lǐng)域中亟需一種半導體器件的制造方法，以提高分快閃存儲器的控制柵與字線之間抗壓能力。

發(fā)明內(nèi)容

本發(fā)明的目的在于，提供了一種半導體器件及其制造方法，以提高半導體器件的控制柵與字線之間抗壓能力。

為達到上述目的，本發(fā)明提供一種半導體器件的制造方法，包括：提供襯底；在所述襯底上依次形成有第一介質(zhì)層、浮柵、第二介質(zhì)層和控制柵，以及形成于所述浮柵、第二介質(zhì)層和控制柵側(cè)壁的間隔氧化層，所述第一介質(zhì)層為氧化層；沿字線區(qū)域濕法蝕刻間隔氧化層和第一介質(zhì)層，以減薄位于字線區(qū)域下方的第一介質(zhì)層形成隧穿氧化層，以及減薄間隔氧化層形成側(cè)壁氧化層，以使控制柵轉(zhuǎn)角處的側(cè)壁氧化層與隧穿氧化層的厚度比為125％至145％。

進一步的，本發(fā)明提供的半導體器件的制造方法，所述控制柵轉(zhuǎn)角處的側(cè)壁氧化層厚度與隧穿氧化層的厚度比為142％。

進一步的，本發(fā)明提供的半導體器件的制造方法，在字線區(qū)域形成的所述第一介質(zhì)層的厚度為172納米，通過濕法蝕刻所述第一介質(zhì)層之后形成的隧穿氧化層的厚度為103納米；形成所述間隔氧化層厚度為204納米，通過濕法蝕刻所述間隔氧化層形成的側(cè)壁氧化層的厚度為124納米；在濕法蝕刻之前，所述控制柵轉(zhuǎn)角處的間隔氧化層厚度為215納米；在濕法蝕刻之后，所述控制柵轉(zhuǎn)角處的側(cè)壁氧化層厚度為147納米。

進一步的，本發(fā)明提供的半導體器件的制造方法，所述半導體器件為分柵式閃存。

進一步的，本發(fā)明提供的半導體器件的制造方法，所述第二介質(zhì)層為ONO疊層。

進一步的，本發(fā)明提供的半導體器件的制造方法，所述隧穿氧化層和側(cè)壁氧化層均為二氧化硅。

進一步的，本發(fā)明提供的半導體器件的制造方法，所述襯底上形成有源極和漏極。

進一步的，本發(fā)明提供的半導體器件的制造方法，所述襯底為硅、鍺、絕緣體上硅、金剛石上硅、第Ⅲ簇或者第Ⅴ簇半導體化合物。

進一步的，本發(fā)明提供的半導體器件的制造方法，在所述側(cè)壁氧化層之間的隧穿氧化層上的字線區(qū)域形成字線。

為了解決上述技術(shù)問題，本發(fā)明還提供一種半導體器件，采用如上述的半導體器件的制造方法形成。