[發明專利]半導體器件及其制造方法

有效

• 申請號: 201911350902.7
• 申請日: 2019-12-24
• 公開（公告）號: CN111029252B
• 公開（公告）日: 2022-09-02
• 發明（設計）人: 張怡;周海洋
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L27/11521;H01L29/423
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

1.一種半導體器件的制造方法，其特征在于，包括：

提供襯底；

在所述襯底上依次形成有第一介質層、浮柵、第二介質層、控制柵和字線區域，所述字線區域依次貫穿所述控制柵、第二介質層和浮柵并暴露出所述第一介質層的頂面并用于填充字線，所述控制柵在所述字線區域中形成暴露出所述第二介質層的部分頂面的控制柵轉角，所述字線區域的側壁上形成有覆蓋于所述浮柵、第二介質層和控制柵的側壁以及所述控制柵轉角處的間隔氧化層，所述第一介質層為氧化層；

沿字線區域濕法蝕刻間隔氧化層和第一介質層，以減薄位于字線區域下方的第一介質層形成隧穿氧化層，以及減薄間隔氧化層形成側壁氧化層，以使控制柵轉角處的側壁氧化層在水平方向上的厚度與隧穿氧化層在垂直方向上的厚度的比為125％至145％。

2.如權利要求1所述的半導體器件的制造方法，其特征在于，所述控制柵轉角處的側壁氧化層在水平方向上的厚度與隧穿氧化層在垂直方向上的厚度的比為142％。

3.如權利要求1所述的半導體器件的制造方法，其特征在于，在字線區域形成的所述第一介質層在垂直方向上的厚度為172納米，通過濕法蝕刻所述第一介質層之后形成的隧穿氧化層在垂直方向上的厚度為103納米；形成所述間隔氧化層在水平方向上的厚度為204納米，通過濕法蝕刻所述間隔氧化層形成的側壁氧化層在水平方向上的厚度為124納米；在濕法蝕刻之前，所述控制柵轉角處的間隔氧化層在水平方向上的厚度為215納米；在濕法蝕刻之后，所述控制柵轉角處的側壁氧化層在水平方向上的厚度為147納米。

4.如權利要求1所述的半導體器件的制造方法，其特征在于，所述半導體器件為分柵式閃存。

5.如權利要求1所述的半導體器件的制造方法，其特征在于，所述第二介質層為ONO疊層。

6.如權利要求1所述的半導體器件的制造方法，其特征在于，所述隧穿氧化層和側壁氧化層均為二氧化硅。

7.如權利要求1所述的半導體器件的制造方法，其特征在于，所述襯底上形成有源極和漏極。

8.如權利要求1所述的半導體器件的制造方法，其特征在于，所述襯底為硅、鍺、絕緣體上硅、金剛石上硅、第Ⅲ簇或者第Ⅴ簇半導體化合物。

9.如權利要求1所述的半導體器件的制造方法，其特征在于，在所述側壁氧化層之間的隧穿氧化層上的字線區域形成字線。

10.一種半導體器件，其特征在于，采用如權利要求1-9中任一項所述的半導體器件的制造方法形成。