[發(fā)明專利]基于FPGA的LVDS視頻接口動態(tài)調整方法有效
| 申請?zhí)枺?/td> | 201911349729.9 | 申請日: | 2019-12-24 |
| 公開(公告)號: | CN111031195B | 公開(公告)日: | 2022-01-25 |
| 發(fā)明(設計)人: | 鄧貴軍 | 申請(專利權)人: | 成都國翼電子技術有限公司 |
| 主分類號: | H04N5/04 | 分類號: | H04N5/04;H04N5/765 |
| 代理公司: | 成都金英專利代理事務所(普通合伙) 51218 | 代理人: | 袁英 |
| 地址: | 610041 四川省成都市高新區(qū)*** | 國省代碼: | 四川;51 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 基于 fpga lvds 視頻 接口 動態(tài) 調整 方法 | ||
本發(fā)明公開了基于FPGA的LVDS視頻接口動態(tài)調整方法,涉及數(shù)據(jù)接口技術領域,所述調整方法包括以下步驟:FPGA上電初始化,設定延時時間查找行同步頭;查找到行同步頭,同時把當前延時控制單元設定的延時時間作為該單元的初始延時值,繼續(xù)調整設定的延時時間,若查找不到行同步頭時,停止設定延時時間的增加,同時將該設定的延時時間作為該單元的結束延時值,并進入延時值計算狀態(tài);計算結束延時值與初始延時值的中間點位置;控制延時控制單元進行調整,調至結束延時值與初始延時值的中間點位置時完成。本發(fā)明解決了在外界環(huán)境變化時,通過動態(tài)調整內部延時值,避免出現(xiàn)LVDS視頻數(shù)據(jù)接收丟失或錯誤的現(xiàn)象;調整時間短,避免影響后續(xù)的圖像處理模塊的工作。
技術領域
本發(fā)明涉及數(shù)據(jù)接口技術領域,尤其是一種基于FPGA的LVDS視頻接口動態(tài)調整方法。
背景技術
伴隨著科技進步,視頻接口技術的發(fā)展也不斷地凸現(xiàn)其重要性。目前視頻接口形式多樣且豐富,廣泛應用于顯示器、手機屏幕等各種顯示終端的常見接口形式,多為LVDS數(shù)據(jù)傳輸接口,充分滿足受眾用戶日常觀賞需求及操作體驗。通用顯示終端如手機、顯示器均可在常溫下正常工作,但由于特性參數(shù)會隨外部環(huán)境條件而變化,例如溫飄,使得LVDS數(shù)據(jù)的采樣點位置發(fā)生偏移,導致顯示端收到的數(shù)據(jù)隨之產生誤差。
解決方案一般基于軟硬件方面展開,從硬件來講,通常會在電路布圖設計時,PCB布線遵循一定的標準(如嚴格按照LVDS走線等長的方式來避免LVDS相位不一致的情況),但在特殊條件下,若時鐘芯片溫飄過大,此時僅僅依賴硬件布線等長可能已不滿足需求,亟需結合軟件方式,利用FPGA可編程邏輯,通過內部的延時配置,實現(xiàn)在極端環(huán)境下仍能得到無誤的視頻數(shù)據(jù),以實現(xiàn)用戶所需的視頻接口方案。
發(fā)明內容
本發(fā)明所要解決的技術問題是隨著外部環(huán)境進行特殊變化,LVDS視頻數(shù)據(jù)將產生不可避免的收發(fā)誤差。
本發(fā)明所采用的技術方案是:提供一種基于FPGA的LVDS視頻接口動態(tài)調整方法,包括以下步驟:
步驟S1,F(xiàn)PGA上電初始化,控制其內部的延時控制單元,重置延時單元初始延時值為0;同時設定延時時間查找行同步頭;
步驟S2,查找到行同步頭,同時把當前延時控制單元設定的延時時間作為該單元的初始延時值;
步驟S3,F(xiàn)PGA控制其內部的延時控制單元繼續(xù)調整設定的延時時間,若查找不到行同步頭時,停止設定延時時間的增加,同時將該設定的延時時間作為該單元的結束延時值,并進入延時值計算狀態(tài);
步驟S4,計算結束延時值與初始延時值的中間點位置;
步驟S5,控制延時控制單元進行調整,調至結束延時值與初始延時值的中間點位置時完成。
進一步地,步驟S1中,在設定延時時間內若未查找到行同步頭,F(xiàn)PGA控制其內部的延時控制單元調整延時設定時間。
更進一步地,在調整后延時時間內繼續(xù)查找行同步頭,若仍未查找到行同步頭,則FPGA控制內部的延時控制單元繼續(xù)調整設定的延時時間,直到查找到行同步頭為止。
進一步地,步驟S3中,在設定延時時間內,若仍查找到行同步頭,F(xiàn)PGA控制其內部的延時控制單元調整延時設定時間。
更進一步地,在調整后延時時間內繼續(xù)查找行同步頭,若仍查找到行同步頭,則FPGA控制內部的延時控制單元繼續(xù)調整設定的延時時間,直到丟失同步頭為止。
步驟S5中,若完成狀態(tài)后監(jiān)測接收數(shù)據(jù)出現(xiàn)同步頭丟失的情況,此時進入步驟S1繼續(xù)調整。
本發(fā)明的有益效果是:
1)本方案通過利用FPGA內置模塊結合軟件靈活實現(xiàn)動態(tài)調整內部延時值,解決了在外界環(huán)境變化時,出現(xiàn)LVDS視頻數(shù)據(jù)接收產生的丟失或誤差的現(xiàn)象。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于成都國翼電子技術有限公司,未經成都國翼電子技術有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201911349729.9/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:快速對接組件及快速對接機構
- 下一篇:一種雙頻定位電路和一種雙頻定位設備





