[發(fā)明專利]一種無需焊線的半導(dǎo)體芯片封裝結(jié)構(gòu)和封裝方法在審
| 申請?zhí)枺?/td> | 201911345558.2 | 申請日： | 2019-12-24 |
| 公開（公告）號： | CN110896058A | 公開（公告）日： | 2020-03-20 |
| 發(fā)明（設(shè)計）人： | 涂波;鄭香奕 | 申請（專利權(quán)）人： | 深圳市潔簡達(dá)創(chuàng)新科技有限公司 |
| 主分類號： | H01L23/31 | 分類號： | H01L23/31;H01L23/495;H01L21/48 |
| 代理公司： | 東莞合方知識產(chǎn)權(quán)代理有限公司 44561 | 代理人： | 許建成 |
| 地址： | 518109 廣東省深圳市龍華*** | 國省代碼： | 廣東;44 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 一種 無需 半導(dǎo)體 芯片 封裝 結(jié)構(gòu) 方法 | ||
1.一種無需焊線的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于：包括至少一層封裝結(jié)構(gòu)，所述封裝結(jié)構(gòu)包括底材、在所述底材上排布有半導(dǎo)體芯片，所述半導(dǎo)體芯片的管腳連接經(jīng)金屬膜或者合金膜雕刻或者蝕刻而成的導(dǎo)電線路，還包括封裝膠水層，所述封裝膠水層覆蓋所述半導(dǎo)體芯片和所述導(dǎo)電線路。
2.根據(jù)權(quán)利要求1所述的無需焊線的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于：所述金屬膜或者所述合金膜由真空蒸鍍、磁控濺鍍、連續(xù)鍍膜、水電鍍膜或者化學(xué)鍍膜方式成膜。
3.根據(jù)權(quán)利要求1所述的無需焊線的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于：所述導(dǎo)電線路由激光雕刻或蝕刻形成。
4.根據(jù)權(quán)利要求1所述的無需焊線的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于：所述封裝膠水層經(jīng)電磁波固化。
5.根據(jù)權(quán)利要求1至4任一所述的無需焊線的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于：所述底材設(shè)為玻璃或者塑料、陶瓷，所述封裝結(jié)構(gòu)設(shè)為2層至96層的封裝結(jié)構(gòu)。
6.一種無需焊線的半導(dǎo)體芯片封裝方法，其特征在于，包括步驟：
A1、在底材上排布半導(dǎo)體芯片；
A2、在所述半導(dǎo)體芯片的周圍制作金屬膜或者合金膜；
A3、對所述金屬膜或者所述合金膜雕刻或者蝕刻形成導(dǎo)電線路；
A4、在所述半導(dǎo)體芯片和所述導(dǎo)電線路的上方覆蓋封裝膠水層。
7.根據(jù)權(quán)利要求6所述的無需焊線的半導(dǎo)體芯片封裝方法，其特征在于：所述金屬膜或者所述合金膜由真空蒸鍍、磁控濺鍍、連續(xù)鍍膜、水電鍍膜或者化學(xué)鍍膜方式成膜。
8.根據(jù)權(quán)利要求7所述的無需焊線的半導(dǎo)體芯片封裝方法，其特征在于：所述導(dǎo)電線路由激光雕刻或蝕刻形成。
9.根據(jù)權(quán)利要求8所述的無需焊線的半導(dǎo)體芯片封裝方法，其特征在于：所述封裝膠水層經(jīng)電磁波固化。
10.根據(jù)權(quán)利要求9所述的無需焊線的半導(dǎo)體芯片封裝方法，其特征在于：所述底材設(shè)為玻璃或者塑料、陶瓷、PCB板。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于深圳市潔簡達(dá)創(chuàng)新科技有限公司，未經(jīng)深圳市潔簡達(dá)創(chuàng)新科技有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201911345558.2/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
