[發明專利]數據保持電路

有效

• 申請號: 201911343577.1
• 申請日: 2019-12-24
• 公開（公告）號: CN111384942B
• 公開（公告）日: 2023-10-24
• 發明（設計）人: 黃啟睿
• 申請（專利權）人: 新唐科技股份有限公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 趙平;周永君

一種數據保持電路包含電源開關、第一反相器與第二反相器。第一反相器的晶體管的二端分別耦接于第一反相器的第一電源端和第一輸出端。電源開關的第一連接端耦接于電源電壓，且第二連接端耦接于第一電源端及第二反相器的第二電源端。第二反相器的第二輸入端與第二輸出端分別耦接于第一反相器的第一輸出端與第一輸入端。于睡眠模式中，電源開關與晶體管截止。第一漏電流流于第一連接端與第二連接端之間。第二漏電流流于第一電源端與第一輸出端之間。第一漏電流與第二漏電流于第二連接端上形成大于或等于數據保持電壓的穩態電壓。

技術領域

本發明關于數據保持技術，特別是一種數據保持電路。

背景技術

在數位系統中，為了使系統能于電力復原后迅速地執行復電前的工作而不重置，數據保持電路便肩負著保持斷電當下的數據的重要任務。

傳統上，數據保持電路可利用主仆正反器來實現。一般而言，主仆正反器包含主栓鎖器和樸栓鎖器。并且，在進入睡眠模式時，主仆正反器的電源會被關閉，但樸栓鎖器的電源并不會關閉，以藉此通過不斷電的樸栓鎖器來保持數據。但是，如此一來，數據保持電路的保持功率消耗會很大。

發明內容

在一實施例中，一種數據保持電路包含第一電源開關、第一反相器與第二反相器。第一電源開關具有第一連接端與第二連接端，且第一連接端耦接于電源電壓。第一電源開關于睡眠模式中截止，且第一漏電流流于第一連接端與第二連接端之間。第一反相器具有第一輸入端、第一輸出端與第一電源端。第一電源端耦接于第二連接端。第一反相器包含第一晶體管。第一晶體管的第一端耦接于第一電源端且第一晶體管的第二端耦接于第一輸出端。第一晶體管于睡眠模式中截止，且第二漏電流流于第一電源端與第一輸出端之間。第二反相器具有第二輸入端、第二輸出端與第二電源端。第二輸入端耦接于第一輸出端，第二輸出端耦接于第一輸入端，且第二電源端耦接于第二連接端。第一漏電流與第二漏電流于第二連接端上形成穩態電壓，且穩態電壓大于或等于數據保持電壓。

在一實施例中，一種數據保持電路包含第一電源開關、第一反相器與第二反相器。第一電源開關具有第一連接端與第二連接端，且第一連接端耦接于接地電壓，第一電源開關于睡眠模式中截止，且第一漏電流流于第一連接端與第二連接端之間。第一反相器具有第一輸入端、第一輸出端與第一電源端。第一電源端耦接于第二連接端。第一反相器包含第一晶體管。第一晶體管的第一端耦接于第一電源端且第一晶體管的第二端耦接于第一輸出端。第一晶體管于睡眠模式中截止，且第二漏電流流于第一電源端與第一輸出端之間。第二反相器具有第二輸入端、第二輸出端與第二電源端。第二輸入端耦接于第一輸出端，第二輸出端耦接于第一輸入端，且第二電源端耦接于第二連接端。第一漏電流與第二漏電流于第二連接端上形成穩態電壓，且穩態電壓小于數據保持電壓。

附圖說明

圖1為數據保持電路的第一實施例的概要示意圖。

圖2為數據保持電路的第二實施例的概要示意圖。

圖3為數據保持電路的第一實施例的一實施態樣的概要示意圖。

圖4為數據保持電路的第二實施例的一實施態樣的概要示意圖。

附圖標號

100數據保存電路 110第一反相器

120第二反相器 130第三反相器

140第四反相器 CK時脈信號

CKB時脈信號 D1輸入數據

D2輸入數據 I1第一漏電流

I2第二漏電流 L1電源線

LM1主栓鎖器 LS1樸栓鎖器