[發明專利]半導體封裝

在審

• 申請號: 201911341610.7
• 申請日: 2019-12-23
• 公開（公告）號: CN111696965A
• 公開（公告）日: 2020-09-22
• 發明（設計）人: 蔡宗哲;蔡憲洲
• 申請（專利權）人: 蔡憲聰;蔡憲洲;蔡憲偉;蔡黃燕美
• 主分類號: H01L23/60
• 分類號: H01L23/60;H01L23/58;H01L25/07
• 代理公司: 深圳市世紀恒程知識產權代理事務所 44287
• 代理人: 晏波

一種半導體封裝，包含：一基板，在該基板的一頂表面上至少設置有一半導體芯片；一接地環，在該基板的該頂表面上，環繞著該半導體芯片；一金屬柱強化膠體墻，設在該接地環上，環繞著該半導體芯片；以及一成型模料，僅僅設置在該金屬柱強化膠體墻圍繞的范圍內，并覆蓋該半導體芯片。該金屬柱強化膠體墻包含磁性或可磁化填充物，構成主動電磁兼容屏蔽。

技術領域

本發明系有關于半導體技術領域，特別是有關于一種具有封裝內隔室屏蔽(In-Package Compartmental Shielding)及主動電磁兼容屏蔽(active electro-magneticcompatibility shielding)的半導體封裝。

背景技術

便攜式電子設備，例如行動電話，通常利用多組件半導體模塊在單個模制封裝中提供高度的電路整合。多組件半導體模塊可包括例如半導體晶粒和安裝在電路板上的多個電子組件。安裝有半導體晶粒和電子組件的電路板系在模封制程中完成封裝，形成包覆成型的半導體封裝結構。

為了確保手機等設備在不同環境中正確操作能達到所需的性能水平，通常還要對包覆成型的半導體封裝進行屏蔽，使其免受電磁干擾(EMI)的影響。上述電磁干擾是由于電磁(例如射頻(RF))輻射和電磁傳導而在電氣系統中產生的不利于元件效能的影響。

隨著芯片模塊，例如，系統級封裝(SiP)的體積越來越小，組件之間的距離也跟著縮小，也使得模塊內的電路對EMI更敏感，因此有必要在模塊內組件之間設置電磁干擾屏蔽。然而，現有技術要在模塊內形成屏蔽，制程上十分復雜且成本高昂。因此，目前該技術領域面臨的挑戰是在不增加封裝尺寸及制程復雜度的情況下為包覆成型的半導體封裝提供有效的EMI屏蔽，并且不會顯著增加封裝成本。

發明內容

本發明的主要目的在提供一種具有封裝內隔室屏蔽及主動電磁兼容屏蔽的半導體封裝，以解決上述先前技藝的不足與缺點。

本發明一方面提供一種半導體封裝，包含：一基板，在該基板的一頂表面上至少設置有一高頻芯片，以及易受高頻訊號干擾的一電路元件；一第一接地環，在該基板的該頂表面上，環繞著該高頻芯片；一第一金屬柱強化膠體墻，設在該第一接地環上，環繞著該高頻芯片；一第二接地環，在該基板的該頂表面上，環繞著該電路元件；一第二金屬柱強化膠體墻，設在該第二接地環上，環繞著該電路元件；一成型模料，至少覆蓋該高頻芯片及該電路元件；以及一導電層，設于該成型模料上，并且與該第一金屬柱強化膠體墻及/或該第二金屬柱強化膠體墻接觸，其中該金屬柱強化膠體墻、第二金屬柱強化膠體墻和導電層中的至少一個包括磁性或可磁化填充物，以構成主動電磁兼容屏蔽。根據本發明一實施例，其中，該磁性或可磁化填充物包含黏結的釹鐵硼(NdFeB)磁體。

本發明另一方面提供一種半導體封裝，包含：一基板，在該基板的一頂表面上至少設置有一半導體芯片；一接地環，在該基板的該頂表面上，環繞著該半導體芯片；一金屬柱強化膠體墻，設在該接地環上，環繞著該半導體芯片，其中該金屬柱強化膠體墻包含磁性或可磁化填充物，構成主動電磁兼容屏蔽；以及一成型模料，僅僅設置在該金屬柱強化膠體墻圍繞的范圍內，并覆蓋該半導體芯片。根據本發明一實施例，其中，該磁性或可磁化填充物包含黏結的釹鐵硼(NdFeB)磁體。

為讓本發明之上述目的、特征及優點能更明顯易懂，下文特舉較佳實施方式，并配合所附圖式，作詳細說明如下。然而如下之較佳實施方式與圖式僅供參考與說明用，并非用來對本發明加以限制者。

附圖說明

所附圖式系提供用以方便對本發明更進一步的了解，其構成本說明書的一部分。所附圖式與說明書內容一同闡述之本發明實施例，有助于解釋本發明的原理原則。在圖式中：

圖1至圖5為依據本發明一實施例所繪示的一種具有封裝內隔室屏蔽的半導體封裝的制作方法示意圖；

圖6及圖7例示設置在半導體芯片之間的重疊處的金屬柱的部份上視示意圖；