[發明專利]用于FinFET工藝中檢測邊緣鰭形變的測試結構及方法

在審

• 申請號: 201911338331.5
• 申請日: 2019-12-23
• 公開（公告）號: CN111029330A
• 公開（公告）日: 2020-04-17
• 發明（設計）人: 張飛虎;陸梅君;劉慧斌;楊慎知
• 申請（專利權）人: 杭州廣立微電子有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;H01L21/66;G01B7/16
• 代理公司: 杭州豐禾專利事務所有限公司 33214
• 代理人: 王靜

本發明提供應用于FinFET工藝中探測晶體管邊緣鰭形變的測試結構，并基于該測試結構提供一種測試方法，用于檢測FinFET工藝特點所導致邊緣鰭的彎曲問題；用于FinFET工藝中探測邊緣鰭形變的測試結構，所述測試結構包括若干個鰭和若干個不互聯的連接層，所述連接層連接于每個待測鰭的兩端，所述鰭的個數取值范圍在3－1000根之間，鰭的寬度在1－50nm之間，鰭長度在0.1－1000um之間，相鄰鰭之間的距離在1－100nm之間。

技術領域

本發明屬于半導體制造領域，涉及一種測試結構，特別是一種FinFET工藝中用于晶體管邊緣鰭形變的測試結構。

背景技術

隨著大規模集成電路工藝技術的不斷發展，電路的集成度不斷提高，當工藝技術節點小于28nm之后，出現了傳統平面MOS器件因性能急劇退化而被三維鰭式場效應晶體管(FinFET)逐漸替代的趨勢。圖1為平面晶體管的結構示意圖，圖2為三維鰭式場效應管的結構示意圖，與平面晶體管相比，FinFET器件關鍵尺寸由柵極高度和寬度兩個因素同時決定，柵極材料分布于晶體管的兩側和頂部。標準FinFET可以利用通過蝕刻掉襯底中的部分硅層形成從襯底延伸的垂直薄鰭(鰭結構)來制造，相比于傳統平面晶體管的柵下襯底表面溝道，FinFET的溝道則是垂直型的，位于溝道兩側的柵極能夠從兩側對溝道進行柵極控制。

FinFET器件是22nm以下工藝最好的選擇，但由于本身是在納米級別上制造,所以面臨著諸多挑戰?；贔inFET器件特點，FinFET技術中其溝道源漏形成了三維結構，為保證該結構，在刻蝕時需按照寬度和深度以一定的比例進行，并且為了使摻雜均勻分布到三維表面，就需要使所有的鰭(Fin)結構按照一定間距比例生長排列，所有的Fin結構必須放在Fin指定行上，因此柵控制的溝道只能通過等距離的放入更多數據的Fin結構柵來調節，而這種工藝特點，導致中間區域制造出來的Fin形狀、性能更好，而邊緣區域制造出來的Fin常會出現晶體形變、彎曲、塌陷等問題，如圖3。FinFET制造工藝中，STI OX(淺溝槽隔離氧化硅)填充好之后，需要1000度以上的高溫處理，處理過程中STI OX會收縮，產生拉應力。最外邊的一根Fin，左右OX(氧化硅)體積不一致，產生的拉應力也不一致，極易導致邊緣Fin發生彎曲，進而影響后續EPI(外延片)的生長，尤其是EPI的大小和內在應力，而EPI能大大提高器件設計的靈活性和器件的性能。因此，在集成電路制造的過程中需要一種測試結構來檢測、表征和監控這種工藝問題。

發明內容

鑒于以上所述現有工藝技術的缺點，本發明的目的在于提供應用于FinFET工藝中探測晶體管邊緣鰭形變的測試結構，并基于該測試結構提供一種測試方法，用于檢測FinFET工藝特點所導致邊緣鰭的彎曲問題。

用于FinFET工藝中探測邊緣鰭形變的測試結構，所述測試結構包括若干個鰭和若干個不互聯的連接層，所述連接層連接于每個待測鰭的兩端，所述鰭的個數取值范圍在3－1000根之間，鰭的寬度在1－50nm之間，鰭長度在0.1－1000um之間，相鄰鰭之間的距離在1－100nm之間。

作為優選，所述測試結構基于FinFET晶體管設置，包括襯底、柵極、源極、漏極、若干鰭和若干不互聯的連接層，所述若干不互聯的連接層設于待測鰭上。

作為優選，以兩個所述連接層為一組，每組連接層覆蓋相同的一個鰭，且組中的兩個連接層的位置相對于柵極對稱。