[發明專利]用于FinFET工藝中檢測邊緣鰭形變的測試結構及方法

在審

• 申請號: 201911338331.5
• 申請日: 2019-12-23
• 公開（公告）號: CN111029330A
• 公開（公告）日: 2020-04-17
• 發明（設計）人: 張飛虎;陸梅君;劉慧斌;楊慎知
• 申請（專利權）人: 杭州廣立微電子有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;H01L21/66;G01B7/16
• 代理公司: 杭州豐禾專利事務所有限公司 33214
• 代理人: 王靜

1.一種應用于FinFET工藝中探測邊緣鰭形變的測試結構，其特征在于，所述測試結構包括若干個鰭和若干個不互聯的連接層，所述連接層連接于每個待測鰭的兩端，所述鰭的個數取值范圍：3－1000根，鰭的寬度1－50nm，鰭長度0.1－1000um，所述鰭之間的距離為：1－100nm之間。

2.根據權利要求1所述的探測邊緣鰭形變的測試結構而產生的一種測試電路，其特征在于，所述測試電路包括兩端法測試電路和四端法測試電路；

所述兩端法測試電路包括所述測試結構、一個電流采集單元和一個電壓源，所述電壓源及電流采集單元串聯連接于待測鰭兩端的連接層；

所述四端法測試電路包括所述測試結構、一個電流源及兩個電壓采集單元，所述電流源連接于待測鰭兩端的連接層，所述兩個電壓采集單元分別連接在鰭的兩端。

3.根據權利要求2所述的測試電路的一種檢測邊緣鰭形變程度的檢測方法，通過測試鰭的電阻表征其形變程度，以中間鰭的電阻值為參考，邊緣鰭的電阻越大則該鰭的形變程度越大。

4.一種應用于FinFET工藝中探測邊緣鰭形變的測試結構，其特征在于，所述測試結構包括一個FinFET晶體管及若干個不互聯的連接層，所述FinFET晶體管包括襯底、柵極、源極、漏極和若干鰭，所述若干不互聯的連接層垂直覆蓋在待測鰭上；所述鰭的個數取值范圍：3－1000根，鰭的寬度1－50nm，鰭長度0.1－1000um，所述鰭之間的距離為：1－100nm之間。

5.根據權利要求4所述的探測邊緣鰭形變的測試結構，其特征在于，以兩個所述連接層為一組，每組連接層覆蓋相同的一個鰭，且組中的兩個連接層的位置相對于柵極對稱。

6.根據權利要求4所述的探測邊緣鰭形變的測試結構而產生的一種測試電路，其特征在于，所述測試電路包括所述測試結構、一個電流采集單元及兩個電壓源；所述測試結構中的FinFET晶體管襯底端接地，所述第一電壓源連接于在FinFET晶體管柵極，所述的第二電壓源通過連接層連接到待測鰭的一端，所述電流采集單元連接在待測鰭的另一端和地端之間。

7.根據權利要求6所述的測試電路的一種檢測邊緣鰭形變程度的檢測方法，其特征在于，通過測試FinFET晶體管的飽和電流Idsat或關斷電流Ioff表征其形變程度，以中間鰭的Idsat或Ioff值為參考，邊緣鰭測出的Idsat越小或Ioff越大則該鰭的形變程度越大。

8.根據權利要求1或4所述的應用于FinFET工藝中探測邊緣鰭形變的測試結構，待測鰭至少包括兩個，一個邊緣鰭、一個位于中間的鰭。

9.根據權利要求1或4所述的應用于FinFET工藝中探測邊緣鰭形變的測試結構，每個鰭均配置有連接層且每個鰭均為待測鰭。

10.根據權利要求1或4所述的應用于FinFET工藝中探測邊緣鰭形變的測試結構，所有鰭間隔配置有連接層，且配置有連接層的鰭為待測鰭。

11.根據權利要求1或4所述的應用于FinFET工藝中探測邊緣鰭形變的測試結構，邊緣鰭的檢測能夠在一個或多個圖形(pattern)上測試。

12.根據權利要求1或4所述的應用于FinFET工藝中探測邊緣鰭形變的測試結構，多個測試結構中相同序號的鰭能夠串聯或并聯起來測試。