[發明專利]半導體封裝件

在審

• 申請號: 201911338310.3
• 申請日: 2019-12-23
• 公開（公告）號: CN111354700A
• 公開（公告）日: 2020-06-30
• 發明（設計）人: 鄭起雕;曹昌用;李永模;吳情植;韓鐘鎬
• 申請（專利權）人: NEPES株式會社
• 主分類號: H01L23/485
• 分類號: H01L23/485
• 代理公司: 北京德琦知識產權代理有限公司 11018
• 代理人: 宋穎娉;宋志強

本發明的技術思想包括一種半導體封裝件，包括：半導體芯片，其包括設置在第一表面上的芯片焊盤；外部焊盤，其與所述半導體芯片的所述芯片焊盤電連接；外部連接端子，其遮蓋所述外部焊盤；以及中間層，其設置在所述外部焊盤與所述外部連接端子之間，且包括第三金屬材料，所述第三金屬材料不同于包括在所述外部焊盤中的第一金屬材料和包括在所述外部連接端子中的第二金屬材料。

相關申請的交叉引用

本申請要求于2018年12月24日提交的韓國專利申請No.10-2018-0168468、于2019年04月02日提交的韓國專利申請No.10-2019-0038610、于2019年04月02日提交的 韓國專利申請No.10-2019-0038611、于2019年04月18日提交的韓國專利申請 No.10-2019-0045644以及于2019年06月11日提交的韓國專利申請 No.10-2019-0068803的優先權和權益，其通過引用合并于此用于所有目的，如同在此 完全闡述一樣。

技術領域

本發明的技術構思涉及半導體封裝件，更詳細地涉及一種晶圓級封裝件(waferlevel package)。

背景技術

通常，對通過對晶圓進行各種半導體工藝而制備的半導體芯片進行半導體封裝工藝來制造半導體封裝件。最近，為了節省半導體封裝件的生產成本，提出了一種晶圓 級封裝技術，其在晶圓級進行半導體封裝工藝，且將經過半導體封裝工藝的晶圓級的 半導體封裝件逐個切割。

發明內容

本發明的技術構思的目的在于提供半導體封裝件以及其制造方法。

為了解決上述技術問題，本發明的技術思想提供一種半導體封裝件，所述半導體封裝件包括：半導體芯片，其包括設置在第一表面上的芯片焊盤；外部焊盤，其與所 述半導體芯片的所述芯片焊盤電連接；外部連接端子，其遮蓋所述外部焊盤；以及中 間層，其設置在所述外部焊盤與所述外部連接端子之間且包括第三金屬材料，所述第 三金屬材料不同于包括在所述外部焊盤中的第一金屬材料和包括在所述外部連接端子 中的第二金屬材料。

根據示例性的實施例，所述中間層的所述第三金屬材料包括金(Au)。

根據示例性的實施例，所述半導體封裝件還包括在所述半導體芯片的第一表面上的絕緣層，所述外部連接端子遮蓋所述外部焊盤的側壁，且與所述絕緣曾的上表面面 接觸(surface contact)。

根據示例性的實施例，半導體封裝件的特征在于，對于與所述半導體芯片的第一表面平行的第一方向，在所述外部焊盤的所述側壁的最上端與所述外部連接端子的外 部表面之間，所述外部連接端子的沿著所述第一方向的厚度為10um至約30um之間。

根據示例性的實施例，半導體封裝件的特征在于，還包括在所述半導體芯片的第一表面上的絕緣層，對于垂直于所述半導體芯片的第一表面的第二方向，以所述絕緣 層的上表面為準，所述外部焊盤的沿著所述第二方向的高度為10um至50um之間。

根據示例性實施例，半導體封裝件的特征在于還包括布線圖案，其在所述半導體芯片的芯片焊盤與所述外部焊盤之間延長且電連接所述芯片焊盤與所述外部焊盤。

根據示例性的實施例，所述半導體封裝件包括扇出(fan-out)形狀的半導體封裝件。

為了解決上述的技術問題，本發明的技術思想提供一種半導體封裝件，包括：半導體芯片，其包括設置在第一表面上的芯片焊盤；外部焊盤，其與所述半導體芯片的 所述芯片焊盤電連接；以及外部連接端子，其遮蓋所述外部焊盤且包括焊錫(solder)， 其中，所述外部連接端子還包括第二金屬材料，所述第二金屬材料不同于包括在所述 焊錫和所述外部焊盤中的第一金屬材料。

根據示例性的實施例，半導體封裝件的特征在于所述第二金屬材料占所述外部連接端子的整個重量的0.00001wt％至1wt％之間。