[發(fā)明專利]一種像素驅動電路及顯示面板

有效

• 申請?zhí)枺?/td>: 201911330186.6
• 申請日: 2019-12-20
• 公開（公告）號: CN111063294B
• 公開（公告）日: 2021-01-15
• 發(fā)明（設計）人: 張麗君;陳書志
• 申請（專利權）人: 深圳市華星光電半導體顯示技術有限公司
• 主分類號: G09G3/32
• 分類號: G09G3/32;G09G3/3233
• 代理公司: 深圳紫藤知識產(chǎn)權代理有限公司 44570
• 代理人: 徐世俊

本發(fā)明提供一種像素驅動電路及顯示面板，該像素驅動電路包括：第三薄膜晶體管的柵極接入第一控制信號，所述第二薄膜晶體管的柵極電性連接于所述第一節(jié)點，所述第二薄膜晶體管的漏極電性連接于所述第二節(jié)點；所述第二薄膜晶體管的源極電性連接于所述第一薄膜晶體管的漏極；所述第六薄膜晶體管的柵極接入所述第三控制信號，所述第六薄膜晶體管的源極電性連接于所述第二節(jié)點，所述第六薄膜晶體管的漏極電性連接于所述發(fā)光器件的陽極；所述發(fā)光器件的陰極與第二電源電壓連接；所述第一電容的一端與所述第一節(jié)點電性連接，所述第一電容的另一端與所述第二節(jié)點電性連接。本發(fā)明的像素驅動電路及顯示面板，能夠提高顯示效果。

【技術領域】

本發(fā)明涉及顯示技術領域，特別是涉及一種像素驅動電路及顯示面板。

【背景技術】

如圖1和圖2所示，現(xiàn)有的像素驅動電路為2T1 C架構，其包括第一薄膜晶體管T11和第二薄膜晶體管T21，在具體工作過程中，在一幀內(nèi)(F 1內(nèi))，WR處于高電位時，T11開啟，Vdata信號寫入Cst的一端，數(shù)據(jù)信號Vdata相對于WR延遲t0時段，WR處于低電位時，T11關閉，Cst將Vdata的電位存儲，直至T11再次開啟寫入新的Vdata信號為止。但是Vdata信號寫入瞬間，發(fā)光器件D0有電流流過，且其電流(I＝1/2K(V_GS-Vth)²)發(fā)光器件點亮，可以根據(jù)Vdata值的不同顯示不同灰階。從上式中可以看出，發(fā)光器件的電流值(即LED的亮度)與T21的柵漏極電壓V_GS以及閾值電壓Vth相關。

然而，受薄膜晶體管制作工藝的限制，不同像素對應的第二薄膜晶體管的Vth(即閾值電壓)無法保證完全一致，即使輸入相同的其他信號的條件下，流過發(fā)光二極管的電流也會有差別，導致亮度不同。宏觀上，即產(chǎn)生mura，從而影響顯示效果。

因此，有必要提供一種像素驅動電路，以解決現(xiàn)有技術所存在的問題。

【發(fā)明內(nèi)容】

本發(fā)明的目的在于提供一種像素驅動電路及顯示面板，能夠避免產(chǎn)生mura，提高顯示效果。

為解決上述技術問題，本發(fā)明提供一種像素驅動電路，包括：

第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第六薄膜晶體管、第一電容以及發(fā)光器件；

所述第三薄膜晶體管的柵極接入第一控制信號，所述第三薄膜晶體管的源極接入數(shù)據(jù)信號，所述第三薄膜晶體管的漏極電性連接于所述第一節(jié)點；

所述第一薄膜晶體管的柵極接入第三控制信號，所述第一薄膜晶體管的源極接入第一電源電壓；

所述第二薄膜晶體管的柵極電性連接于所述第一節(jié)點，所述第二薄膜晶體管的漏極電性連接于所述第二節(jié)點；所述第二薄膜晶體管的源極電性連接于所述第一薄膜晶體管的漏極；

所述第六薄膜晶體管的柵極接入所述第三控制信號，所述第六薄膜晶體管的源極電性連接于所述第二節(jié)點，所述第六薄膜晶體管的漏極電性連接于所述發(fā)光器件的陽極；

所述發(fā)光器件的陰極與第二電源電壓連接；

所述第一電容的一端與所述第一節(jié)點電性連接，所述第一電容的另一端與所述第二節(jié)點電性連接。

本發(fā)明還提供一種顯示面板，其包括上述像素驅動電路。

本發(fā)明的像素驅動電路及顯示面板，通過對現(xiàn)有的像素驅動電路進行改進，從而使得流過發(fā)光器件的電流與閾值電壓無關，從而避免產(chǎn)生mura，提高了顯示效果。

【附圖說明】

圖1為現(xiàn)有像素驅動電路的結構示意圖；

圖2為現(xiàn)有像素驅動電路的時序圖；

圖3為現(xiàn)有第二薄膜晶體管的第一種特性曲線；