[發明專利]一種像素驅動電路及顯示面板有效
| 申請號： | 201911330186.6 | 申請日： | 2019-12-20 |
| 公開（公告）號： | CN111063294B | 公開（公告）日： | 2021-01-15 |
| 發明（設計）人： | 張麗君;陳書志 | 申請（專利權）人： | 深圳市華星光電半導體顯示技術有限公司 |
| 主分類號： | G09G3/32 | 分類號： | G09G3/32;G09G3/3233 |
| 代理公司： | 深圳紫藤知識產權代理有限公司 44570 | 代理人： | 徐世俊 |
| 地址： | 518132 廣東省深*** | 國省代碼： | 廣東;44 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 像素 驅動 電路 顯示 面板 | ||
1.一種像素驅動電路，其特征在于，包括：第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第六薄膜晶體管、第一電容以及發光器件；
所述第三薄膜晶體管的柵極接入第一控制信號，所述第三薄膜晶體管的源極接入數據信號，所述第三薄膜晶體管的漏極電性連接于第一節點；
所述第一薄膜晶體管的柵極接入第三控制信號，所述第一薄膜晶體管的源極接入第一電源電壓；
所述第二薄膜晶體管的柵極電性連接于所述第一節點，所述第二薄膜晶體管的漏極電性連接于第二節點；所述第二薄膜晶體管的源極電性連接于所述第一薄膜晶體管的漏極；
所述第六薄膜晶體管的柵極接入所述第三控制信號，所述第六薄膜晶體管的源極電性連接于所述第二節點，所述第六薄膜晶體管的漏極電性連接于所述發光器件的陽極；
所述發光器件的陰極與第二電源電壓連接；
所述第一電容的一端與所述第一節點電性連接，所述第一電容的另一端與所述第二節點電性連接；
所述第一控制信號、第二控制信號、所述第三控制信號以及第四控制信號相組合先后對應于初始化階段、閾值電壓存儲階段、調控階段、數據寫入階段及發光顯示階段：
在所述初始化階段，所述第二控制信號、所述第三控制信號以及所述第四控制信號均為高電平；所述第一控制信號為低電平；
在所述閾值電壓存儲階段，所述第二控制信號和所述第三控制信號均為高電平；所述第四控制信號和所述第一控制信號均為低電平；
在所述調控階段，所述第一控制信號、所述第二控制信號以及所述第四控制信號均為低電平；所述第三控制信號為高電平；
在所述數據寫入階段，所述第二控制信號、所述第三控制信號以及所述第四控制信號均為低電平；所述第一控制信號為高電平；
在所述發光顯示階段，所述第一控制信號、所述第二控制信號以及所述第四控制信號均為低電平；所述第三控制信號為高電平；
所述像素驅動電路還包括第四薄膜晶體管、第五薄膜晶體管以及第二電容；
所述第五薄膜晶體管的柵極接入第二控制信號，所述第五薄膜晶體管的源極接入第一參考電壓，所述第五薄膜晶體管的漏極電性連接于所述第一節點；
所述第四薄膜晶體管的柵極接入第四控制信號，所述第四薄膜晶體管的源極接入第二參考電壓，所述第四薄膜晶體管的漏極電性連接于所述第二節點；
所述第二電容的一端與所述第一薄膜晶體管的源極電性連接，所述第二電容的另一端與所述第四薄膜晶體管的漏極電性連接。
2.根據權利要求1所述的像素驅動電路，其特征在于，所述第一薄膜晶體管、所述第二薄膜晶體管、所述第三薄膜晶體管、所述第四薄膜晶體管、所述第五薄膜晶體管、所述第六薄膜晶體管均為N型薄膜晶體管。
3.根據權利要求1所述的像素驅動電路，其特征在于，當所述第一控制信號為高電平時，所述數據信號為高電平。
4.根據權利要求1所述的像素驅動電路，其特征在于，所述發光器件為有機發光二極管。
5.一種顯示面板，其特征在于，包括權利要求1-4任一項所述的像素驅動電路。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于深圳市華星光電半導體顯示技術有限公司，未經深圳市華星光電半導體顯示技術有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201911330186.6/1.html，轉載請聲明來源鉆瓜專利網。
