[發明專利]基于FPGA的eMMC初始化、控制方法、裝置及終端

在審

• 申請號: 201911321030.1
• 申請日: 2019-12-19
• 公開（公告）號: CN111190646A
• 公開（公告）日: 2020-05-22
• 發明（設計）人: 王立浩
• 申請（專利權）人: 深圳市紫光同創電子有限公司
• 主分類號: G06F9/4401
• 分類號: G06F9/4401
• 代理公司: 深圳鼎合誠知識產權代理有限公司 44281
• 代理人: 李發兵

1.一種基于FPGA的eMMC控制裝置，其特征在于，所述基于FPGA的eMMC控制裝置并行橋接至少兩片已完成初始化的目標eMMC，所述基于FPGA的eMMC控制裝置包括：

第三接收模塊，用于接收CPU發送的目標指令，所述目標指令包括目標指令對象eMMC的身份識別信息，所述目標指令對象eMMC為所述已完成初始化的目標eMMC中的一片目標eMMC；

第三發送模塊，用于將所述目標指令并行發送給各所述已完成初始化的目標eMMC。

2.如權利要求4所述的基于FPGA的eMMC控制裝置，其特征在于，所述基于FPGA的eMMC控制裝置還包括第二判斷模塊；

所述第二判斷模塊用于判斷針對所述目標指令所述目標指令對象eMMC是否需要發送響應目標指令；

和/或，

用于判斷所述目標指令是否合法。

3.如權利要求5所述的基于FPGA的eMMC控制裝置，其特征在于，所述基于FPGA的eMMC控制裝置還包括第四接收模塊和第四發送模塊；

所述第四接收模塊用于若所述第二判斷模塊判斷針對所述目標指令所述目標指令對象eMMC需要發送響應目標指令，接收所述目標指令對象eMMC發送的響應目標指令；

所述第四發送模塊用于將所述響應目標指令發送給所述CPU。

4.如權利要求6所述的基于FPGA的eMMC控制裝置，其特征在于，所述基于FPGA的eMMC控制裝置還包括數據處理模塊，所述目標指令包括數據傳輸指令；

所述數據處理模塊用于接收CPU發送的數據傳輸指令之后，將所述數據傳輸指令發送給所述目標指令對象eMMC之前，對所述數據傳輸指令中的數據進行第一處理操作。

5.如權利要求7所述的基于FPGA的eMMC控制裝置，其特征在于，

所述數據處理模塊還用于，在接收所述目標指令對象eMMC發送的響應目標指令之后，將所述響應目標指令發送給所述CPU之前，對所述響應目標指令中的數據進行第二處理操作。

6.如權利要求6所述的基于FPGA的eMMC控制裝置，其特征在于，所述基于FPGA的eMMC控制裝置還包括以下至少之一：校驗模塊、時序控制模塊；

所述校驗模塊用于以下至少之一：判斷所述第三接收模塊接收的所述目標指令是否合法、判斷所述第四接收模塊接收的所述響應目標指令是否合法；

所述時序控制模塊用于以下至少之一：控制所述第三接收模塊接收所述目標指令的接收時序、控制所述第三發送模塊發送所述目標指令的發送時序、控制所述第四接收模塊接收所述響應目標指令的接收時序、控制所述第四發送模塊發送的所述響應目標指令的發送時序。

7.一種基于FPGA的eMMC初始化裝置，其特征在于，所述基于FPGA的eMMC初始化裝置包括：

第一接收模塊，用于接收CPU發送的eMMC初始化操作指令；

并行控制模塊，用于確定一片目標eMMC，所述目標eMMC尚未初始化；

第一發送模塊，用于將所述eMMC初始化操作指令發送給所述目標eMMC；

第二接收模塊，用于接收所述目標eMMC針對所述eMMC初始化操作指令的初始化響應消息，所述初始化響應消息包括所述目標eMMC的身份識別信息；

第二發送模塊，用于將所述初始化響應消息發送給所述CPU。

8.如權利要求1所述的基于FPGA的eMMC初始化裝置其特征在于，所述基于FPGA的eMMC初始化裝置還包括：

識別模塊，用于識別所述eMMC初始化操作指令；

第一判斷模塊，用于在第一發送模塊將所述eMMC初始化操作指令發送給所述目標eMMC之前，判斷所述eMMC初始化操作指令是否為合法指令。