[發明專利]一種基于FPGA的密碼協處理器全自動仿真驗證方法

有效

• 申請號: 201911314758.1
• 申請日: 2019-12-18
• 公開（公告）號: CN110991129B
• 公開（公告）日: 2023-09-08
• 發明（設計）人: 韓光;曾為民;李向宏;韓國榮;喬喬
• 申請（專利權）人: 山東華翼微電子技術股份有限公司
• 主分類號: G06F30/331
• 分類號: G06F30/331
• 代理公司: 濟南智本知識產權代理事務所(普通合伙) 37301
• 代理人: 張平平

1.一種基于FPGA的密碼協處理器全自動仿真驗證方法，其特征在于包括如下步驟：

步驟一、隨機源模塊隨機生成用于密碼協處理器實現密碼算法的輸入數據，保存為隨機數文件；

步驟二、將密碼協處理器加載至FPGA驗證平臺并在PC端加載實現待驗證密碼算法的軟件程序；所述FPGA驗證平臺包括FPGA芯片、MCU及周邊配套器件，FPGA芯片與MCU之間經總線連接；密碼協處理器在FPGA驗證平臺實現時，MCU控制數據的讀寫操作；所述的FPGA驗證平臺與PC端經USB連接線進行連接；

步驟三、FPGA驗證平臺讀取隨機數文件作為待驗證密碼算法的輸入，PC端讀取隨機數文件作為待驗證算法的輸入并在PC端運行實現待驗證密碼算法的軟件程序；

步驟四、對比FPGA驗證平臺和PC端的計算結果，若相同，則進入步驟五；若不同，則進入步驟八；

步驟五、驗證次數累加一次，判斷是否到達所設置的驗證次數，若是，則進入步驟六；若否，則進入步驟七；

步驟六、輸出計算結果并進入步驟九；

步驟七、轉至步驟一；

步驟八、輸出錯誤位置及結果并進入步驟九；

步驟九、自動仿真完成。

2.根據權利要求1所述的基于FPGA的密碼協處理器全自動仿真驗證方法，其特征在于，步驟一中所述隨機數文件采用十六進制數進行保存。

3.根據權利要求1所述的基于FPGA的密碼協處理器全自動仿真驗證方法，其特征在于，所述的密碼協處理器以RTL電路或網表的原始形式存在，密碼協處理器中的密碼算法包括所有可能在FPGA驗證平臺實現的密碼算法。

4.根據權利要求1所述的基于FPGA的密碼協處理器全自動仿真驗證方法，其特征在于，步驟四中所述計算結果以.dat文件保存。