[發(fā)明專利]半導體封裝件

在審

• 申請?zhí)枺?/td>: 201911308405.0
• 申請日: 2019-12-18
• 公開（公告）號: CN112133678A
• 公開（公告）日: 2020-12-25
• 發(fā)明（設計）人: 李潤泰;金漢;金亨俊
• 申請（專利權）人: 三星電機株式會社
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/498
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 張紅;馬金霞

本公開提供一種半導體封裝件，所述半導體封裝件包括：框架，具有其上設置有止擋層的凹槽；半導體芯片，包括主體和貫穿過孔，所述主體具有其上設置有連接焊盤的第一表面以及與所述第一表面背對的第二表面，所述貫穿過孔貫穿所述第一表面與所述第二表面之間的區(qū)域的至少一部分，所述第二表面面對所述止擋層；包封劑，覆蓋所述框架和所述半導體芯片中的每個的至少一部分，并且填充所述凹槽的至少一部分；第一連接結構，設置在所述框架的下側上和所述半導體芯片的所述第一表面上，并且包括第一重新分布層；以及第二連接結構，設置在所述框架的上側上和所述半導體芯片的所述第二表面上，并且包括第二重新分布層。

本申請要求于2019年06月25日在韓國知識產權局提交的第10-2019-0075393號韓國專利申請的優(yōu)先權的權益，所述韓國專利申請的全部公開內容出于所有目的通過引用被包含于此。

技術領域

本發(fā)明構思涉及一種半導體封裝件。

背景技術

隨著近來智能電子裝置的開發(fā)，用于這樣的智能電子裝置中的組件的規(guī)格也在不斷增加。例如，作為智能電子裝置的核心芯片的應用處理器(AP)的規(guī)格正在迅速發(fā)展。作為智能電子裝置的核心組件的AP以各種方式封裝。

發(fā)明內容

本發(fā)明構思的一方面在于提供一種可改善良率并且可降低制造成本的半導體封裝件。

本發(fā)明構思的一方面在于提供一種可設計優(yōu)化的信號線的半導體封裝件。

根據本發(fā)明構思的一方面，提出了一種包括多個布線層并具有呈盲腔的形式的凹槽的框架，并且半導體芯片設置在該框架中以進行封裝。

根據本發(fā)明構思的另一方面，貫穿過孔形成在半導體芯片中，并且包括信號圖案、電力圖案和/或接地圖案的重新分布層分別設置在半導體芯片的上方和下方。

根據本發(fā)明構思的一方面，一種半導體封裝件包括：框架，具有彼此電連接的多個布線層，并且具有凹槽，在所述凹槽上設置有止擋層；半導體芯片，設置在所述凹槽中并且包括主體和貫穿過孔，所述主體具有其上設置有連接焊盤的第一表面以及與所述第一表面背對的第二表面，所述貫穿過孔貫穿所述主體的所述第一表面與所述第二表面之間的區(qū)域的至少一部分，所述第二表面面對所述止擋層；包封劑，覆蓋所述框架和所述半導體芯片中的每個的至少一部分，并且填充所述凹槽的至少一部分；第一連接結構，設置在所述框架的下側上和所述半導體芯片的所述第一表面上，并且包括第一重新分布層；以及第二連接結構，設置在所述框架的上側上和所述半導體芯片的所述第二表面上，并且包括第二重新分布層。

根據本發(fā)明構思的一方面，一種半導體封裝件包括：第一連接結構和第二連接結構，均具有一個或更多個重新分布層；框架，設置在所述第一連接結構與所述第二連接結構之間，并且具有使部分地嵌在所述第二連接結構中的導電層暴露的凹槽；半導體芯片，設置在所述凹槽中并且包括主體和貫穿過孔，所述主體具有其上設置有連接焊盤的第一表面以及與所述第一表面背對的第二表面，所述貫穿過孔貫穿所述主體并且通過電連接構件連接到所述導電層，所述電連接構件設置在所述貫穿過孔與所述導電層之間，所述第二表面面對所述止擋層；以及包封劑，填充所述凹槽的至少一部分，并且設置在所述第二表面與所述導電層之間。

附圖說明

通過以下結合附圖進行的詳細描述，本發(fā)明構思的以上和其他方面、特征和優(yōu)點將被更清楚地理解，在附圖中：

圖1是示出電子裝置系統(tǒng)的示例的示意性框圖；

圖2是示出電子裝置的示例的示意性透視圖；

圖3A和圖3B是示出扇入型半導體封裝件在被封裝之前和被封裝之后的狀態(tài)的示意性截面圖；

圖4是示出扇入型半導體封裝件的封裝工藝的示意性截面圖；

圖5是示出扇入型半導體封裝件安裝在印刷電路板上并最終安裝在電子裝置的主板上的情況的示意性截面圖；