[發(fā)明專利]具有雙面對外接點的半導(dǎo)體芯片組有效
| 申請?zhí)枺?/td> | 201911302705.8 | 申請日： | 2019-12-17 |
| 公開（公告）號： | CN111508921B | 公開（公告）日： | 2022-03-08 |
| 發(fā)明（設(shè)計）人： | 王智彬 | 申請（專利權(quán)）人： | 王智彬 |
| 主分類號： | H01L23/488 | 分類號： | H01L23/488;H01L23/498 |
| 代理公司： | 深圳精智聯(lián)合知識產(chǎn)權(quán)代理有限公司 44393 | 代理人： | 夏聲平 |
| 地址： | 中國臺灣新竹縣*** | 國省代碼： | 臺灣;71 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 具有 雙面 對外 接點 半導(dǎo)體 芯片組 | ||
本發(fā)明實施例提出一種具有雙面對外接點的半導(dǎo)體芯片組。此半導(dǎo)體芯片組的相對的第一側(cè)面與第二側(cè)面都各自設(shè)有對外的電路接點，半導(dǎo)體芯片的第一側(cè)面或第二側(cè)面上設(shè)置有芯片電路組，而此半導(dǎo)體芯片組的第一側(cè)面的電路接點與第二側(cè)面的電路接點皆對內(nèi)連接至芯片電路，且用于連接此半導(dǎo)體芯片組以外的接點，包括至此半導(dǎo)體芯片組以外的訊號及電源傳輸接口(如封裝基板或電路板)上的訊號及電源接點或是至此半導(dǎo)體芯片組以外的另一半導(dǎo)體芯片組上的訊號及電源接點。
【技術(shù)領(lǐng)域】
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種具有雙面對外接點的半導(dǎo)體芯片組。
【背景技術(shù)】
半導(dǎo)體制程技術(shù)的高速發(fā)展使得半導(dǎo)體芯片中的電路密度越來越大，于是同樣大小的半導(dǎo)體芯片能夠容納的電路和功能也越來越多，而就內(nèi)存芯片來說，單位面積芯片上的內(nèi)存儲存密度越來越大，但此快速發(fā)展趨勢已到了臨界點，單位時間下單位面積芯片上的組件密度漸漸由指數(shù)成長趨緩到線性成長，為了維持高成長趨勢，許多芯片堆棧技術(shù)也應(yīng)運而生。然而，受限于種種因素，堆棧后的半導(dǎo)體芯片組合無法提供足夠數(shù)量的接點用于各電路的輸入/輸出，且堆棧后的各個芯片端的電源及對地接點至封裝完成的半導(dǎo)體組件外部電源及接地點的電感與電組最小值也因相同因素而受限。這個問題使得每一個堆棧后的半導(dǎo)體芯片組合所能夠提供的功能及帶寬受到限制，并進而限制了層半導(dǎo)體芯片尺寸的縮小程度。
【發(fā)明內(nèi)容】
因此，本發(fā)明提供一種具有雙面對外接點的半導(dǎo)體芯片組，其可提供較現(xiàn)有技術(shù)更多的輸入/輸出及電源接點，減少接點數(shù)量對半導(dǎo)體芯片組中的電路數(shù)量的限制，并突破外部電源及接地點連接到各芯片端的電源及接地點的電感與電阻最小值瓶頸。
具體地，本發(fā)明實施例提供了一種具有雙面對外接點的半導(dǎo)體芯片組，此半導(dǎo)體芯片組外圍相對的第一側(cè)面與第二側(cè)面都各自設(shè)有電路接點，第一側(cè)面或第二側(cè)面上設(shè)置有芯片電路組，且第一側(cè)面的電路接點與第二側(cè)面的電路接點用于連接此半導(dǎo)體芯片組以外的電路接點；其中，該第一側(cè)面的電路接點與該第二側(cè)面的電路接點用于通過打線接合或以錫球連接至該半導(dǎo)體芯片以外的電路接點；其中，該第一側(cè)面的電路接點與該第二側(cè)面的電路接點用于通過打線接合或以錫球連接至該半導(dǎo)體芯片以外的電路接點。
在本發(fā)明的一個實施例中，上述的芯片電路組設(shè)置于第一側(cè)面，且芯片電路組連接到第一側(cè)面的電路接點。
在本發(fā)明的一個實施例中，上述的芯片電路組設(shè)置于第一側(cè)面，且芯片電路組經(jīng)由貫穿半導(dǎo)體芯片的硅貫孔而連接到第二側(cè)面的電路接點。
在本發(fā)明的一個實施例中，上述的半導(dǎo)體芯片組為一個半導(dǎo)體芯片，第一側(cè)面與第二側(cè)面為此半導(dǎo)體芯片相對的兩側(cè)面，芯片電路組設(shè)置于第一側(cè)面并連接到第一側(cè)面的電路接點，且芯片電路組另外經(jīng)由貫穿半導(dǎo)體芯片的硅貫孔而連接到第二側(cè)面的電路接點。
在本發(fā)明的一個實施例中，上述的半導(dǎo)體芯片組包括堆棧而成的多個半導(dǎo)體芯片，這些芯片中有一個第一芯片及一個第二芯片，第一芯片的相對兩側(cè)面各自設(shè)置有電路接點，第二芯片的相對兩側(cè)面各自設(shè)置有電路接點，第一芯片及第二芯片的電路接點用于連接此半導(dǎo)體芯片以外的電路。
在本發(fā)明的一個實施例中，第一芯片上設(shè)置有電性相接的第一控制電路及第一操作電路，第二芯片上設(shè)置有電性相接的第二控制電路及第二操作電路，第二控制電路經(jīng)由貫穿第一芯片的硅貫孔而與第一操作電路電性相接；其中，在第一控制電路運作時，第一控制電路控制第一操作電路的操作方式，而在第一控制電路關(guān)閉時，第二控制電路同時控制第一操作電路及第二操作電路的操作方式。
在本發(fā)明的一個實施例中，上述的半導(dǎo)體芯片組包括多個堆棧的內(nèi)存芯片。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于王智彬，未經(jīng)王智彬許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201911302705.8/2.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
