[發明專利]半導體裝置及其制備方法

有效

• 申請號: 201911301083.7
• 申請日: 2019-12-17
• 公開（公告）號: CN112992835B
• 公開（公告）日: 2022-08-30
• 發明（設計）人: 趙健康;史波;廖童佳
• 申請（專利權）人: 珠海格力電器股份有限公司;珠海零邊界集成電路有限公司
• 主分類號: H01L23/49
• 分類號: H01L23/49;H01L21/48
• 代理公司: 中國貿促會專利商標事務所有限公司 11038
• 代理人: 宋少娜;顏鏑

本發明涉及一種半導體裝置及其制備方法。其中，半導體裝置包括半導體組件，半導體組件包括：芯片，包括相對設置的第一側面和第二側面，第一側面設有至少一個電極區和非電極區，至少一個電極區的每個電極區內設有電極；至少一個電極區包括第一電極區；膠膜層，設于非電極區；第一電連接件，包括第一接合部，第一接合部與膠膜層粘接，第一電連接件、第一電極區，以及第一電極區周圍的膠膜層共同形成空腔，第一電連接件與空腔相對應的位置設有通孔；以及導電結合件，設于空腔以及通孔內，且將第一電連接件與芯片接合。本發明可緩解導電結合材料的四溢以及空洞或氣泡的產生，使芯片與第一電連接件之間的接合更緊密，提高可靠性。

技術領域

本發明涉及半導體領域，尤其涉及一種半導體裝置及其制備方法。

背景技術

隨著電子集成電路集成化、模塊化、微型化的發展，對芯片封裝的要求也越來越高。而功率器件的發熱問題是半導體行業面臨的最主要的問題之一，為此，人們進行了相關探索，從一開始的引線焊接到散熱片的貼附，再到銅橋散熱結構，散熱效果得到極大提升。

采用銅橋散熱結構雖然使散熱效果有了明顯提高，但是在封裝過程中芯片與銅橋之間存在溢膠、空洞，造成芯片與銅橋之間接合不緊密等問題，隨著使用時間的增加會出現產品失效。

發明內容

本發明的一些實施例提出一種半導體裝置及其制備方法，用于緩解接合不緊密的問題。

本發明的一些實施例提供了一種半導體裝置，其包括半導體組件，所述半導體組件包括：

芯片，包括相對設置的第一側面和第二側面，所述第一側面設有至少一個電極區和非電極區，所述至少一個電極區的每個電極區內設有電極；所述至少一個電極區包括第一電極區；

膠膜層，設于所述非電極區；

第一電連接件，包括第一接合部，所述第一接合部與所述膠膜層粘接，所述第一電連接件、所述第一電極區，以及所述第一電極區周圍的所述膠膜層共同形成空腔，所述第一電連接件與所述空腔相對應的位置設有通孔；以及

導電結合件，設于所述空腔以及所述通孔內，且將所述第一電連接件與所述芯片接合。

在一些實施例中，所述通孔的截面積小于所述空腔的截面積。

在一些實施例中，所述半導體組件還包括引線框架和第一導電結合層，所述引線框架設于所述芯片遠離所述膠膜層的一側，所述第一導電結合層設于所述芯片與所述引線框架之間，所述芯片通過所述第一導電結合層與所述引線框架接合。

在一些實施例中，所述半導體組件還包括第一引腳和第二導電結合層，所述第二導電結合層設于所述第一引腳，所述第一電連接件還包括第二接合部，所述第二接合部通過所述第二導電結合層與所述第一引腳接合。

在一些實施例中，所述第一引腳與所述引線框架位于同一水平面，所述第一電連接件的第一接合部與第二接合部之間形成拐角。

在一些實施例中，所述半導體組件還包括第二引腳、第三導電結合層、第四導電結合層和第二電連接件，所述第三導電結合層設于所述第二引腳，所述至少一個電極區包括第二電極區，所述第四導電結合層設于所述第二電極區，所述第二電連接件的第一端通過所述第三導電結合層與所述第二引腳接合，所述第二電連接件的第二端通過所述第四導電結合層與第二電極區接合。

在一些實施例中，還包括封裝材料，所述封裝材料將所述半導體組件封裝在內，其中，所述第一電連接件包括露出所述封裝材料的外接面。

在一些實施例中，還包括電鍍層，所述電鍍層設于所述第一電連接件的外接面。

在一些實施例中，所述第一電極區設置的電極為發射極，所述第二側面設有集電極，所述第二電極區設置的電極為柵極。

在一些實施例中，所述膠膜層的材料包括環氧樹脂或硅膠。