[發明專利]一種Σ-Δ型AD的連續等間隙采樣的外同步裝置

有效

• 申請號: 201911293360.4
• 申請日: 2019-12-16
• 公開（公告）號: CN110971238B
• 公開（公告）日: 2023-04-18
• 發明（設計）人: 胡學海;任代蓉;楊成;李永豐;張朋
• 申請（專利權）人: 電子科技大學
• 主分類號: H03M3/00
• 分類號: H03M3/00
• 代理公司: 成都行之專利代理事務所(普通合伙) 51220
• 代理人: 溫利平

本發明公開了一種Σ?Δ型AD的連續等間隙采樣的外同步裝置，通過采用外同步間歇采樣時鐘作為Σ?Δ型AD的工作時鐘，在兩次同步信號之間的時鐘脈沖個數嚴格一致，等于一次采樣所需要的時鐘脈沖數，這樣只需要利用啟動信號復位一次Σ?Δ型AD后，以后每次的采樣都能與同步信號同步，無需再復位數字濾波器，等采樣時間內數字濾波器能利用的數據和連續采樣不復位數字濾波器相比，與傳統裝置相比，大幅度降低了采樣噪聲，提高采樣精度。

技術領域

本發明屬于時鐘同步采樣系統技術領域，更為具體地講，涉及一種Σ-Δ型AD的連續等間隙采樣的外同步裝置。

背景技術

當前，Σ-Δ型AD采樣系統需要設計同步系統用以同步采樣通道的采樣時刻點，減少多通道間由于采樣時刻點誤差引起的采樣孔徑誤差。同步系統的設計會直接影響Σ-Δ型AD的采樣精度和時間有效性。

傳統Σ-Δ型AD外同步等間隙采樣同步系統如圖1所示，其時鐘直接使用外部連續時鐘，Y_SYSN信號與START信號與邏輯，形成外部同步采樣系統；

傳統Σ-Δ型AD采樣采用連續的時鐘作為Σ-Δ型AD的工作時鐘，采用同步信號同步采樣起始。由于工作時鐘與同步信號的時鐘不同步，所以對于Σ-Δ型AD而言，每次同步必須復位數字濾波器，意味著需要一個完整的數字濾波器建立時間才能正常采樣一次，等采樣時間內數字濾波器能利用的數據和連續采樣不復位數字濾波器相比，僅為后者的2％，噪聲增加4倍以上。

發明內容

本發明的目的在于克服現有技術的不足，提供一種Σ-Δ型AD的連續等間隙采樣的外同步裝置，在外部同步信號的觸發下，AD采用同步間歇性采樣時鐘，實現外同步連續采樣以及采樣時鐘的數字化外同步系統。

為實現上述發明目的，本發明一種Σ-Δ型AD的連續等間隙采樣的外同步裝置，其特征在于，包括：時鐘預馴服模塊、間歇同步時鐘發生器、同步觸發模塊和AD采樣模塊；

所述時鐘預馴服模塊包括鑒頻器、反饋濾波器、壓控振蕩器VCO和分頻器；等間隙的外同步時鐘信號Y-SYSN輸入至時鐘預馴服模塊后，鑒頻器在Y-SYSN的一個完整周期T內，計數分頻器輸出的采樣時鐘信號XF-CLK的脈沖個數，記為f_x；然后統計AD采樣模塊完成一次完整采樣所需的脈沖個數，記為f_c；將脈沖個數f_x與脈沖個數f_c和預留值Δ的和相比，當f_x穩定在f_c～(f_c+Δ)時，這時認定環路已經鎖定，輸入信號已經馴服完成，從而直接輸出馴服時鐘信號XF-CLK；否則，將比較的結果即頻率誤差轉換成電壓信號輸入至反饋濾波器，通過濾除高頻成分后形成穩定的直流電壓信號，并作為壓控振蕩器的控制電壓，用來控制壓控振蕩器輸出分頻信號至分頻器，分頻器根據分頻信號實現分頻輸出，具體輸出過程為：如果f_xf_c+Δ，則通過分頻器對XF-CLK進行分頻輸出，降低其時鐘頻率，然后輸出XF-CLK；如果f_x＜f_c，則通過分頻器對XF-CLK進行分頻輸出，提高其時鐘頻率，然后輸出XF-CLK；經過反復馴服，使XF-CLK的頻率穩定在(T/f_c+Δ)～(T/f_c)之間；

所述間歇同步時鐘發生器包括計數器和選擇器；首先將脈沖個數f_c作為設定值輸入至計數器，完成計數器的設定；當Y-SYSN輸入至計數器時，計數器初始化為0，然后開始計數；當每檢測到一次XF-CLK，則計數器的計數值加1，使能選擇器的高電平有效，輸出XJ-CLK，當計數器的計數值增加到f_c時，計數器保持不變，使能選擇器的低電平有效，并輸出低電平，從而輸出f_c個采樣脈沖的間隙采樣時鐘XJ-CLK至AD采樣模塊；當下一次Y-SYSN到來時，計數器重新開始計數，并重復該過程，