[發(fā)明專利]絕緣體上鰭片的制造方法在審
| 申請?zhí)枺?/td> | 201911282038.1 | 申請日: | 2019-12-13 |
| 公開(公告)號(hào): | CN112992681A | 公開(公告)日: | 2021-06-18 |
| 發(fā)明(設(shè)計(jì))人: | 李云芳 | 申請(專利權(quán))人: | 李云芳 |
| 主分類號(hào): | H01L21/336 | 分類號(hào): | H01L21/336;H01L21/762 |
| 代理公司: | 暫無信息 | 代理人: | 暫無信息 |
| 地址: | 214500 江蘇省泰州*** | 國省代碼: | 江蘇;32 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 絕緣體 上鰭片 制造 方法 | ||
本發(fā)明公開了一種絕緣體上鰭片的制造方法,包括:在襯底上形成鰭片;在鰭片側(cè)壁上形成側(cè)墻;各向異性刻蝕襯底,在鰭片下方留下底部結(jié)構(gòu);各向同性刻蝕襯底,減小底部結(jié)構(gòu)寬度;對底部結(jié)構(gòu)執(zhí)行氧化或氮化工藝,使其轉(zhuǎn)變?yōu)榻^緣體。依照本發(fā)明的絕緣體上鰭片的制造方法,通過特殊的分步刻蝕工藝形成了精細(xì)化的鰭片線條,通過氧化或氮化鰭片下部來形成與襯底的良好絕緣隔離,由此提高了器件性能和可靠性。
技術(shù)領(lǐng)域
本發(fā)明涉及一種半導(dǎo)體器件制造方法,特別是涉及一種在絕緣體上半導(dǎo)體中制造FinFET器件鰭片的方法。
背景技術(shù)
隨著器件尺寸等比例縮減至22nm技術(shù)以及以下,諸如鰭片場效應(yīng)晶體管(FinFET)和三柵(tri-gate)器件的三維多柵器件成為最有前途的新器件技術(shù)之一,這些結(jié)構(gòu)增強(qiáng)了柵極控制能力、抑制了漏電與短溝道效應(yīng)。
對于傳統(tǒng)工藝而言,通過如下的步驟來對包括FinFETt、ri-gate器件的CMOS器件進(jìn)行柵極圖形化以及形成接觸,以便實(shí)現(xiàn)隔離的功能器件:
1、采用布線-切割(line-and-cut)雙光刻圖形化技術(shù)以及隨后刻蝕柵極堆疊來對柵極圖形化;
2、采用統(tǒng)一特征尺寸和節(jié)距來沿一個(gè)方向印刷用于柵極圖形化的平行線條;
3、僅在預(yù)定的網(wǎng)格節(jié)點(diǎn)處布置柵極線端(尖端);
4、通過在形成器件間絕緣墊層之后光刻以及刻蝕來形成用于器件柵極電極和源/漏極的導(dǎo)電接觸孔。
上述方法具有一些優(yōu)點(diǎn):
1、簡化了適用于特殊照明模式的光刻;
2、消除了使得光刻、刻蝕和OPC復(fù)雜化的許多鄰近效應(yīng)。
FinFET和三柵器件與平面CMOS器件不同,是三維器件。通常,通過選擇性干法或者濕法刻蝕在體襯底或者SOI襯底上形成半導(dǎo)體鰭片,然后橫跨鰭片而形成柵極堆疊。三維三柵晶體管在垂直鰭片結(jié)構(gòu)的三個(gè)側(cè)邊上均形成了導(dǎo)電溝道,由此提供“了全耗盡”運(yùn)行模式。三柵晶體管也可以具有連接起來的多個(gè)鰭片以增大用于更高性能的總驅(qū)動(dòng)能力。
然而,隨著FinFET器件進(jìn)入22nm技術(shù)節(jié)點(diǎn)并且進(jìn)一步縮減,鰭片的尺寸變得越來越小,例如僅約 10~30nm。此時(shí)即便采用均勻性良好的外延生長,用于器件源/漏區(qū)的鰭片尺寸仍舊非常小,這使得難以在這些區(qū)域上形成有效的接觸。另一方面,這些非常小尺寸的鰭片也是脆弱的,非常容易破裂,特別是對于形成在SOI晶片上的鰭片而言。因此,非常難以控制鰭片高度以及在體硅晶片上形成FinFET 所用的淺溝槽隔離(STI。)
發(fā)明內(nèi)容
由上所述,本發(fā)明的目的在于克服上述技術(shù)困難,提高鰭片的參數(shù)控制精細(xì)度,以及提高鰭片間絕緣隔離效果。
為此,本發(fā)明提供了一種采用體襯底材料形成絕緣體上鰭片的制造方法,包括:在襯底上形成鰭片;在鰭片側(cè)壁上形成側(cè)墻;各向異性刻蝕襯底,在鰭片下方留下底部結(jié)構(gòu);各向同性刻蝕襯底,減小底部結(jié)構(gòu)寬度;對底部結(jié)構(gòu)執(zhí)行氧化或氮化工藝,使其轉(zhuǎn)變?yōu)榻^緣體。
其中,襯底材質(zhì)選自Si、Ge、SOI、GeOI、應(yīng)變硅、SiGe、GaN、GaAs、InP、InSb、石墨烯、SiC、碳納管的任一及其組合。
其中,形成側(cè)墻的步驟進(jìn)一步包括:在襯底和鰭片上形成保護(hù)層;各向異性刻蝕保護(hù)層,去除襯底和鰭片頂部的保護(hù)層,僅在鰭片側(cè)壁上留下側(cè)墻。
其中,側(cè)墻材質(zhì)選自氧化硅、氮化硅、氮氧化硅、類金剛石無定形碳的任一及其組合。
其中,各向同性刻蝕之后,底部結(jié)構(gòu)寬度為鰭片寬度的2/3~1/2。
其中,氧化工藝包括熱氧化、化學(xué)氧化或氮化、等離子氧化或氮化、氣相氧化或氮化,或者傾斜注入氧或氮之后退火使其氧化或氮化。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于李云芳,未經(jīng)李云芳許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201911282038.1/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 一種數(shù)據(jù)庫讀寫分離的方法和裝置
- 一種手機(jī)動(dòng)漫人物及背景創(chuàng)作方法
- 一種通訊綜合測試終端的測試方法
- 一種服裝用人體測量基準(zhǔn)點(diǎn)的獲取方法
- 系統(tǒng)升級(jí)方法及裝置
- 用于虛擬和接口方法調(diào)用的裝置和方法
- 線程狀態(tài)監(jiān)控方法、裝置、計(jì)算機(jī)設(shè)備和存儲(chǔ)介質(zhì)
- 一種JAVA智能卡及其虛擬機(jī)組件優(yōu)化方法
- 檢測程序中方法耗時(shí)的方法、裝置及存儲(chǔ)介質(zhì)
- 函數(shù)的執(zhí)行方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)





