[發明專利]實現雙方向并行數據讀取的非揮發存儲陣列

有效

• 申請號: 201911279800.0
• 申請日: 2019-12-12
• 公開（公告）號: CN111028876B
• 公開（公告）日: 2021-11-12
• 發明（設計）人: 竇春萌;劉璟;劉琦;呂杭炳;劉明
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: G11C13/00
• 分類號: G11C13/00
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 吳夢圓

本發明公開了一種實現雙方向并行數據讀取的非揮發存儲陣列，包括：存儲單元陣列，每列的各個存儲單元間通過各個存儲單元的源線和第一位線連通，每行的各個存儲單元間通過各個存儲單元的第一字線和第二位線連通；讀取電路模塊，連接至每列的第一位線以及每行的第二位線，實現數據讀出。本發明提供的該實現雙方向并行數據讀取的非揮發存儲陣列，通過采用兩晶體管一阻變型存儲單元的結構并添加正交位線(transpose bit?line，TBL)，本發明不僅可以通過第一位線并行訪問存儲于同一條字線(水平方向)上的數據，也可以通過第二位線并行訪問存儲于同一條位線(垂直方向)上的數據，從而允許雙方向的并行數據訪問，在圖像處理等應用中可以大幅度減小訪存次數、提高訪存效率。

技術領域

本發明涉及電路結構及存儲技術領域，尤其涉及一種實現雙方向并行數據讀取的非揮發存儲陣列。

背景技術

傳統的非揮發性存儲器中在進行讀操作時，一般打開一條字線(word-line，WL)，處于同一位線方向(word-wise)的多位數據可以由位線(bit-line，BL)方向并行讀出。然而，當需要訪問位于同一位線方向(bit-wise)的多位數據時，傳統方案需要進行多次讀操作以逐次打開多條字線從而逐個讀出多個數據。

也即，在傳統的單電阻結構(one-transistor-one-resistor，1T1R)陣列讀取中，處于同一行(WL方向)的存儲單元可以通過一次讀操作并行讀出。而對于處于同一列(BL方向)的存儲單元來說，則無法實現并行讀出而需要進行多次讀操作對不同行的存儲單元依次讀取。造成同一列的數據讀取功耗與延遲遠遠高于同一行的數據讀取。

發明內容

有鑒于此，本發明提供了一種實現雙方向并行數據讀取的非揮發存儲陣列，以至少部分解決上述技術問題。

本發明提供的該實現雙方向并行數據讀取的非揮發存儲陣列，包括：

存儲單元陣列，每列的各個存儲單元間通過各個存儲單元的源線和第一位線連通，每行的各個存儲單元間通過各個存儲單元的第一字線和第二位線連通；

讀取電路模塊，連接每列的第一位線和每行的第二位線，實現數據讀出；

和/或，每行的各個存儲單元中具有第二字線互相連通，并連接至電壓，或每列的各個存儲單元中具有第二字線互相連通，并連接至電壓。

其中：

一些實施例中，各個存儲單元包括：

第一晶體管，其源極連接至所述源線，其柵極連接至所述第一字線；

阻變單元，其一端與所述第一晶體管的漏極實現串聯連接，連接點作為分壓點，阻變單元的另一端連接至所述第一位線；以及

第二晶體管，其柵極連接至所述分壓點，其漏極連接至所述第二位線，其源極接地；

其中，所述第一晶體管與所述阻變單元實現電阻分壓。

進一步的，其中的源線接地，所述的第一字線連接至電壓，所述的第一位線和第二位線分別連接至讀電壓。

另一些實施例中，各個存儲單元還可包括：

第N晶體管，該第N晶體管與第N-1晶體管串聯連接，其中，N為大于2的整數。

進一步的，該第N晶體管的源極連接至第N-1晶體管的漏極，該第N晶體管的漏極連接至所述的第二位線，該第N晶體管的柵極連接至所述的第二字線。

本發明提供的該實現雙方向并行數據讀取的非揮發存儲陣列，具有以下有益效果：

(1)針對在傳統的1T1R陣列只能實現同一行(WL方向)的存儲單元的并行讀出，本發明支持同一列(TBL方向)的并行讀出，可實現通過BL并行訪問存儲于同一條WL上的數據，同時通過TBL并行訪問存儲于同一條BL上的數據；