[發(fā)明專利]半導(dǎo)體結(jié)構(gòu)、晶體管、可變電容及元器件

有效

• 申請(qǐng)?zhí)枺?/td>: 201911252048.0
• 申請(qǐng)日: 2019-12-09
• 公開(kāi)（公告）號(hào): CN110931564B
• 公開(kāi)（公告）日: 2023-08-18
• 發(fā)明（設(shè)計(jì)）人: 田志;李娟娟;邵華;陳昊瑜
• 申請(qǐng)（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號(hào): H01L29/78
• 分類號(hào): H01L29/78;H01L29/94;H01L29/06;H01L27/06
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 曹廷廷

1.一種半導(dǎo)體結(jié)構(gòu)，其特征在于，包括：襯底以及位于所述襯底上的柵極結(jié)構(gòu)，所述襯底包括勢(shì)阱，所述勢(shì)阱中形成有第一通道、第二通道、第三通道和第四通道，所述第一通道和所述第二通道連通，第一通道和第二通道注入相同的離子，第三通道和第四通道注入相同的離子；所述勢(shì)阱為P型勢(shì)阱或N型勢(shì)阱；當(dāng)勢(shì)阱為P型勢(shì)阱時(shí)，注入所述第一通道和所述第二通道的離子為輸入/輸出N型器件淺輕摻雜離子，注入所述第三通道和所述第四通道的離子為源漏極N型摻雜離子；當(dāng)勢(shì)阱為N型勢(shì)阱時(shí)，注入所述第一通道和所述第二通道的離子為源漏極N型摻雜離子，注入所述第三通道和所述第四通道的離子為輸入/輸出N型器件淺輕摻雜離子。

2.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述柵極結(jié)構(gòu)包括：位于所述襯底上的浮柵和位于所述浮柵兩側(cè)的ONO層以及位于所述ONO層兩側(cè)的控制柵。

3.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，第三通道位于第一通道內(nèi)，第四通道位于第二通道內(nèi)。

4.如權(quán)利要求3所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第三通道位于所述第一通道左側(cè)，所述第四通道位于所述第二通道右側(cè)。

5.如權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第三通道和所述第四通道分別連接所述控制柵。

6.一種晶體管，其特征在于，包括如權(quán)利要求1-5任一項(xiàng)所述的半導(dǎo)體結(jié)構(gòu)。

7.一種可變電容，其特征在于，包括如權(quán)利要求1-5任一項(xiàng)所述的半導(dǎo)體結(jié)構(gòu)。

8.一種元器件，其特征在于，包括如權(quán)利要求6的晶體管以及位于所述晶體管旁邊的如權(quán)利要求7的可變電容，所述晶體管的勢(shì)阱和所述可變電容的勢(shì)阱相同。