[發明專利]半導體器件及其制造方法及包括該器件的電子設備

有效

• 申請號: 201911243849.0
• 申請日: 2019-12-06
• 公開（公告）號: CN111106177B
• 公開（公告）日: 2023-09-29
• 發明（設計）人: 朱慧瓏
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/423;H01L21/336
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

1.一種半導體器件，包括：

襯底；

依次疊置在所述襯底上且彼此鄰接的第一源/漏區、溝道區和第二源/漏區，圍繞所述溝道區的外周形成有柵堆疊；

其中，所述柵堆疊具有沿垂直于所述襯底的頂部表面的方向的改變的厚度；

其中，所述柵堆疊的厚度從所述柵堆疊與所述溝道區之間的界面開始沿平行于所述襯底的頂部表面的方向增大；

其中，所述柵堆疊具有向所述第一源/漏區擴展的第一臺階，并且所述柵堆疊具有向所述第二源/漏區擴展的第二臺階。

2.根據權利要求1所述的半導體器件，其中，在所述柵堆疊與所述第一源/漏區之間設置有第一間隔物，在所述柵堆疊與所述第二源/漏區之間設置有第二間隔物。

3.根據權利要求2所述的半導體器件，其中，所述第一間隔物覆蓋所述第一臺階以將所述柵堆疊與所述第一源/漏區完全間隔開，所述第二間隔物覆蓋所述第二臺階以將所述柵堆疊與所述第二源/漏區完全間隔開。

4.根據權利要求2或3所述的半導體器件，其中，所述第一間隔物和所述第二間隔物分別保形地形成在所述第一臺階和所述第二臺階上。

5.根據權利要求2所述的半導體器件，其中，所述第一間隔物和所述第二間隔物分別具有與所述柵堆疊和所述溝道區之間的界面大致共面的第一內側表面和第二內側表面。

6.根據權利要求5所述的半導體器件，其中，所述第一源/漏區的摻雜區和所述第二源/漏區的摻雜區分別沿所述第一源/漏區和所述第二源/漏區的外部表面延伸。

7.根據權利要求6所述的半導體器件，其中，所述第一源/漏區的摻雜區和所述第二源/漏區的摻雜區的一部分與所述溝道區重疊，并且在平行于所述襯底的頂部表面的方向上，所述第一源/漏區的摻雜區和所述溝道區之間的界面之間的距離小于所述第一內側表面之間的距離，所述第二源/漏區的摻雜區和所述溝道區之間的界面之間的距離小于所述第二內側表面之間的距離，在垂直于所述襯底的頂部表面的方向上，所述第一源/漏區的摻雜區和所述溝道區之間的界面與所述第二源/漏區的摻雜區和所述溝道區之間的界面之間的距離等于或小于由所述柵堆疊和所述溝道區之間的界面所確定的所述柵堆疊的最小厚度。

8.根據權利要求2所述的半導體器件，其中，所述第一臺階的下表面與形成所述溝道區的材料層和形成所述第一源/漏區的材料層之間的界面大致平行，和/或所述第二臺階的上表面與形成所述溝道區的材料層和形成所述第二源/漏區的材料層之間的界面大致平行。

9.根據權利要求2所述的半導體器件，其中，所述第一間隔物的下表面與形成所述溝道區的材料層和形成所述第一源/漏區的材料層之間的界面大致共面，和/或所述第二間隔物的上表面與形成所述溝道區的材料層和形成所述第二源/漏區的材料層之間的界面大致共面。

10.根據權利要求2所述的半導體器件，其中，所述間隔物由低介電常數的材料形成。

11.根據權利要求1所述的半導體器件，其中，所述溝道區包括單晶半導體材料。

12.根據權利要求1所述的半導體器件，其中，所述溝道區的半導體材料與所述第一源/漏區和/或所述第二源/漏區的半導體材料不同。