[發明專利]具有集成鉗位二極管的半導體器件

在審

• 申請號: 201911241056.5
• 申請日: 2019-12-06
• 公開（公告）號: CN111293175A
• 公開（公告）日: 2020-06-16
• 發明（設計）人: 賴艷;馬克·加日達;巴里·懷恩;菲爾·魯特
• 申請（專利權）人: 安世有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 張娜;李榮勝

1.一種半導體器件，包括：

與p-n結集成的MOSFET，所述p-n結被布置為所述MOSFET的源極接觸和漏極接觸之間的鉗位二極管；

其中，所述MOSFET限定第一擊穿電壓，并且所述鉗位二極管限定第二擊穿電壓，其中，所述第一擊穿電壓大于所述第二擊穿電壓，使得所述鉗位二極管被配置和布置為接收低雪崩電流，并且所述MOSFET被配置和布置為接收高雪崩電流。

2.根據權利要求1所述的半導體器件，其中，所述MOSFET包括：

半導體襯底；

外延層，其形成在所述半導體襯底上；以及

主體層，其形成在所述外延層上；

多個間隔開的深導電溝槽，所述多個間隔開的深導電溝槽延伸穿過所述主體層和所述外延層，并且延伸到所述半導體襯底中；

其中，所述半導體襯底和所述外延層由第一導電類型形成；并且所述主體層由與所述第一導電類型相反的第二導電類型形成。

3.根據權利要求2所述的半導體器件，其中，所述多個間隔開的深導電溝槽限定所述主體層的接觸窗口，其中，所述接觸窗口連接到至少一個淺導電溝槽以形成所述p-n結的第一接觸端子。

4.根據前述權利要求中的任一項或多項所述的半導體器件，其中，所述p-n結提供了所述MOSFET區域的源極和漏極之間的鉗位電阻。

5.根據權利要求4所述的半導體器件，其中，通過改變所述至少一個淺導電溝槽的電阻來改變所述鉗位電阻。

6.根據權利要求3所述的半導體器件，其中，通過包括多個淺導電溝槽來改變所述鉗位電阻。

7.根據權利要求6所述的半導體器件，其中，通過改變所述多個淺導電溝槽的每單位面積的密度來改變所述鉗位電阻。

8.根據權利要求3至7所述的半導體器件，其中，所述淺導電溝槽的總面積包括所述接觸窗口面積的0.1％至99.9％。

9.根據權利要求3所述的半導體器件，其中，通過改變所述接觸窗口的面積來改變所述鉗位電阻。

10.根據前述權利要求中任一項所述的半導體器件，其中，所述鉗位二極管被布置為在所述MOSFET之前雪崩。

11.根據前述權利要求中任一項所述的半導體器件，其中，所述鉗位二極管被配置和布置為在高達所述MOSFET的有源區的擊穿電壓的雪崩事件下操作，并且所述鉗位二極管和所述MOSFET被布置為在超過所述MOSFET的所述有源區的所述擊穿電壓的雪崩事件下操作。

12.一種制造半導體器件的方法，包括：

形成與p-n結集成的MOSFET，所述p-n結被布置為所述MOSFET的源極接觸和漏極接觸之間的鉗位二極管；

其中，所述MOSFET的有源區限定第一擊穿電壓，并且所述鉗位二極管限定第二擊穿電壓，其中，所述第二擊穿電壓低于所述第一擊穿電壓，使得所述鉗位二極管被配置和布置為接收低雪崩電流，并且所述MOSFET被配置和布置為接收高雪崩電流。

13.根據權利要求10所述的方法，包括：

提供半導體襯底；

在所述半導體襯底上形成外延層；

在所述外延層上形成主體層；

形成多個間隔開的深導電溝槽，所述多個間隔開的深導電溝槽延伸穿過所述主體層和所述外延層，并且延伸到所述半導體襯底中；

其中，所述半導體襯底和所述外延層由第一導電類型形成；并且所述主體層由與所述第一導電類型相反的第二導電類型形成。

14.根據權利要求11所述的方法，包括：

在所述多個間隔開的深導電溝槽之間限定所述主體層的接觸窗口；以及

將所述接觸窗口連接到至少一個淺導電溝槽以形成所述p-n結的第一接觸端子。