[發明專利]具有集成鉗位二極管的半導體器件

在審

• 申請號: 201911241056.5
• 申請日: 2019-12-06
• 公開（公告）號: CN111293175A
• 公開（公告）日: 2020-06-16
• 發明（設計）人: 賴艷;馬克·加日達;巴里·懷恩;菲爾·魯特
• 申請（專利權）人: 安世有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 張娜;李榮勝

本公開涉及一種半導體器件及其制造方法。所述半導體器件包括：與p?n結集成的MOSFET，所述p?n結被布置為所述MOSFET的源極接觸和漏極接觸之間的鉗位二極管；其中，所述MOSFET限定第一擊穿電壓，并且所述鉗位二極管限定第二擊穿電壓，其中，所述第一擊穿電壓大于所述第二擊穿電壓，使得所述鉗位二極管被配置和布置為接收低雪崩電流，并且所述MOSFET被配置和布置為接收高雪崩電流。

技術領域

本公開涉及一種半導體器件。更具體地，本公開涉及具有集成鉗位二極管的MOSFET半導體器件。

背景技術

MOSFET半導體器件可以用作開關器件。在使用時，這種器件每秒可能會經歷多個開關事件。開關事件是當器件導通然后斷開。當MOSFET斷開時，由于電流隨時間的變化和器件中的電感，可在器件的漏極上觀察到不受控制的過沖(overshoot)和電壓尖峰(voltagespike)。隨著每秒開關事件的數量增加，在漏極上觀察到的電壓尖峰會超過應用的規范，其中，典型的應用是電壓尖峰的幅度不應超過器件的額定電壓的80-90％，并且/或不應超過MOSFET的擊穿電壓。

MOSFET器件的擊穿電壓BV_dss是反向偏置的體二極管擊穿并且顯著的雪崩電流開始在器件的源極和漏極之間流動的電壓。在多個重復的開關事件的情況下，MOSFET可能經歷重復的雪崩事件，這進而可導致器件參數(諸如器件導通電阻R_ds(on)、閾值電壓V_th以及漏極-源極泄漏電流I_dss)在這種雪崩事件期間因注入到MOSFET的有源區中的熱多數載流子(hot majority carrier)而變化。器件參數的變化可導致器件功能性和/或可靠性的降低。此外，重復的熱多數載流子注入最終可導致MOSFET失效。因此，防止MOSFET的有源區雪崩或減少有源區經歷雪崩的時間將防止器件參數改變或防止MOSFET的故障。

已知使用所謂的鉗位二極管來防止雪崩。如EP1761953中所討論的，齊納二極管(Zener diode)用于鉗位比場板感應擊穿電壓低的漏極-源極電壓。通常，連接在MOSFET的漏極和源極之間的這種鉗位二極管可以防止MOSFET的有源區雪崩或減少有源區經歷雪崩事件的時間。然而，這具有需要較高有源區擊穿電壓的缺點，進而增加了器件的R_ds(on)。

其它已知的裝置依賴于并聯鉗位二極管的使用，但是這樣的裝置被配置成僅針對單個事件、高電流、高雪崩脈沖進行操作，而不是針對單個事件、高電流、高雪崩脈沖以及重復的雪崩脈沖進行操作。

發明內容

各種示例實施例針對諸如以上所提到的那些問題和/或其他問題，根據以下關于MOSFET半導體器件的操作的公開內容，這些問題可變得顯而易見。在某些示例實施例中，本公開的方面涉及MOSFET半導體器件結構的使用，該MOSFET半導體器件結構提供增強的雪崩擊穿控制，且具體地，在重復的雪崩脈沖期間提供增強的雪崩擊穿控制(avalanchebreakdown control)。

根據實施例，提供一種半導體器件，包括：與p-n結集成的MOSFET，p-n結被布置為位于MOSFET的源極接觸和漏極接觸之間的鉗位二極管；其中，MOSFET限定第一擊穿電壓，并且鉗位二極管限定第二擊穿電壓，其中，第一擊穿電壓大于第二擊穿電壓，使得鉗位二極管被配置和布置為接收低雪崩電流，并且MOSFET被配置和布置為接收高雪崩電流。

MOSFET可以包括：半導體襯底；外延層，其形成在半導體襯底上；以及主體層，其形成在外延層上；多個間隔開的深導電溝槽，多個間隔開的深導電溝槽延伸穿過主體層和外延層，并且延伸到半導體襯底中；其中，半導體襯底和外延層由第一導電類型形成；并且主體層由與第一導電類型相反的第二導電類型形成。

多個間隔開的深導電溝槽限定主體層的接觸窗口，其中，接觸窗口連接到至少一個淺導電溝槽以形成p-n結的第一接觸端子。p-n結提供了所述MOSFET區域的源極和漏極之間的鉗位電阻。