[發明專利]半導體結構及其制備方法

在審

• 申請號: 201911225101.8
• 申請日: 2019-12-04
• 公開（公告）號: CN112909071A
• 公開（公告）日: 2021-06-04
• 發明（設計）人: 吳秉桓
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/423;H01L21/336;H01L23/535
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 史治法

本發明涉及一種半導體結構，包括：基底，基底內形成有若干個間隔排布的有源區；若干個平行間隔排布的柵極結構，位于基底內；位線接觸結構，位于基底內；絕緣襯墊層，位于基底內，且位于位線接觸結構與柵極結構之間，以將位線接觸結構與柵極結構絕緣隔離。使得位線接觸結構與柵極結構之間被絕緣襯墊層隔開，兩者即使存在交錯的部分也不易出現短路或者產生較高的寄生電容，因此位線接觸結構能夠向有源區深處延伸，而柵極結構內的導電結構能夠向有源區上表面延伸，絕緣襯墊層在隔開柵極結構和位線接觸結構的同時也隔開了橫跨同一有源區的相鄰柵極結構，減小了相鄰柵極結構的相互影響，減輕存儲器產生漏洞的風險。

技術領域

本發明涉及半導體領域，特別是涉及一種半導體結構及其制備方法。

背景技術

半導體結構中通常包括字線和位線接觸結構，由于字線和位線接觸結構過于靠近可能會短路或產生過高的寄生電容，因此在制備時為了減少這些故障，會拉開了字線和位線接觸結構的距離，出現位線接觸結構不深入有源區而字線深埋有源區的情況，導致位元線接觸窗無法深入到有源區深處。

發明內容

基于此，有必要針對上述問題，提供一種半導體結構及其制備方法。

一種半導體結構，包括：

基底，所述基底內形成有若干個間隔排布的有源區；

柵極結構，位于所述基底內，且同一所述有源區中至少間隔排布有一組所述柵極結構；

絕緣襯墊層，所述絕緣襯墊層位于所述柵極結構之間，且所述絕緣襯墊層的底表面要低于所述柵極結構的頂表面；

位線接觸結構，位于同一所述有源區上相鄰的一組所述柵極結構之間的所述絕緣襯墊層中，且所述位線接觸結構的底表面與所述柵極結構之間的所述有源區接觸。

通過上述技術方案，使得位線接觸結構與柵極結構之間被絕緣襯墊層隔開，兩者即使存在交錯的部分也不易出現短路或者產生較高的寄生電容，因此位線接觸結構能夠向有源區深處延伸，而柵極結構中的導電部分能夠向有源區上表面延伸，絕緣襯墊層在隔開柵極結構和位線接觸結構的同時也隔開了橫跨同一有源區的相鄰柵極結構，減小了相鄰柵極結構的相互影響，減輕存儲器產生漏洞的風險。

在其中一個實施例中，所述絕緣襯墊層的底表面為連續的非平面表面。

在其中一個實施例中，所述絕緣襯墊層的底表面還同時位于部分所述柵極結構上，且位于所述柵極結構上的所述絕緣襯墊層的底表面低于位于所述有源區上的所述絕緣襯墊層的底表面。

在其中一個實施例中，所述絕緣襯墊層的底表面不高于所述柵極結構的底表面。

在其中一個實施例中，所述絕緣襯墊層包括二氧化硅層、氮化硅層、氮氧化硅層、碳化硅層及高k介質層中的至少一種。

在其中一個實施例中，所述絕緣襯墊層內形成有空氣隙。

一種半導體結構制備方法，包括以下步驟：

提供基底，所述基底內形成有若干個間隔排布的有源區；

于所述基底內形成有若干個間隔排布的柵極結構，且同一所述有源區中至少間隔排布有一組所述柵極結構；

于所述基底內形成凹槽，所述凹槽位于同一所述有源區的所述柵極結構之間；

于所述凹槽內形成絕緣襯墊材料層；

于所述絕緣襯墊材料層內形成位線接觸孔；

于所述位線接觸孔內形成位線接觸結構。