[發(fā)明專利]形成半導體器件的方法及半導體器件

有效

• 申請?zhí)枺?/td>: 201911206411.5
• 申請日: 2019-11-29
• 公開（公告）號: CN111261584B
• 公開（公告）日: 2022-10-21
• 發(fā)明（設計）人: 陳憲偉;陳明發(fā)
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/528;H01L23/532
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種形成半導體器件的方法，包括：

在襯底上形成一個或多個有源和/或無源器件；

在所述一個或多個有源和/或無源器件和所述襯底上方形成互連結構；形成所述互連結構包括：

在所述一個或多個有源和/或無源器件和所述襯底上方形成第一介電層；

在所述第一介電層中形成第一互連件，所述第一互連件電連接至所述一個或多個有源和/或無源器件；

在所述第一介電層和所述第一互連件上方形成第二介電層；

在所述互連結構的所述第一介電層、所述第二介電層和所述襯底內形成貫通孔，其中，形成所述貫通孔包括：

在所述第一介電層、所述第二介電層和所述襯底中形成開口，所述開口設置為鄰近所述第一互連件；

在所述開口中并且在所述第二介電層上方沉積導電材料；以及

在所述導電材料上執(zhí)行平坦化工藝以暴露所述第二介電層，其中，所述第二介電層保持覆蓋所述第一互連件并且與所述第一互連件直接接觸，所述貫通孔和所述第二介電層的頂面齊平；

在所述第二介電層和所述貫通孔上方形成第三介電層；

在所述第三介電層上方形成第四介電層；以及

在所述第四介電層中形成第二互連件，所述第二互連件延伸穿過所述第三介電層和所述第二介電層并且與所述第一互連件物理接觸。

2.根據權利要求1所述的方法，其中，所述第二介電層和所述第三介電層包括相同材料。

3.根據權利要求1所述的方法，其中，所述第二介電層和所述第三介電層包括不同材料。

4.根據權利要求1所述的方法，其中，隨著所述第二互連件穿過所述第二介電層朝向所述第一互連件延伸，所述第二互連件變窄。

5.根據權利要求1所述的方法，其中，所述平坦化工藝減少所述第二介電層的厚度。

6.根據權利要求1所述的方法，還包括在所述第四介電層中形成第三互連件，所述第三互連件延伸穿過所述第三介電層并且與所述貫通孔物理接觸。

7.根據權利要求1所述的方法，其中，形成所述貫通孔還包括沿所述開口的側壁和底部形成絕緣襯墊。

8.一種形成半導體器件的方法，包括：

在襯底上形成一個或多個有源和/或無源器件；

在所述一個或多個有源和/或無源器件和所述襯底上方形成互連結構；形成所述互連結構包括：

在所述一個或多個有源和/或無源器件和所述襯底上方形成第一介電層；

在所述第一介電層中形成第一互連件，所述第一互連件電連接至所述一個或多個有源和/或無源器件；

在所述第一介電層和所述第一互連件上方形成第二介電層；

在所述互連結構的所述第一介電層和所述第二介電層內形成電容器，其中，形成所述電容器包括：

在所述第一介電層和所述第二介電層中形成開口，所述開口設置為鄰近所述第一互連件；

沿所述開口的側壁和底部并且在所述第二介電層上方形成第一導電層；

在所述第一導電層上方形成第三介電層；

在所述第三介電層上方形成第二導電層；以及

在所述第一導電層、所述第三介電層和所述第二導電層上執(zhí)行平坦化工藝以暴露所述第二介電層，其中，所述第二介電層保持覆蓋所述第一互連件并且與所述第一互連件直接接觸，所述電容器和所述第二介電層的頂面齊平；

在所述第二介電層和所述電容器上方形成第四介電層；

在所述第四介電層上方形成第五介電層；以及

在所述第五介電層中形成第二互連件，所述第二互連件延伸穿過所述第四介電層和所述第二介電層并且與所述第一互連件物理接觸。

9.根據權利要求8所述的方法，其中，所述第二介電層和所述第四介電層包括相同材料。

10.根據權利要求8所述的方法，其中，所述第二介電層和所述第四介電層包括不同材料。