[發明專利]半導體器件及其制造方法

在審

• 申請號: 201911204429.1
• 申請日: 2019-11-29
• 公開（公告）號: CN111261716A
• 公開（公告）日: 2020-06-09
• 發明（設計）人: 彭成毅;蔡婷;洪崇瑋;陳榮挺;賴盈樺;李松柏;田博仁
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/08
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種半導體器件，包括：

溝道區；以及

源極/漏極區，與所述溝道區相鄰，其中：

所述源極/漏極區包括第一層、外延形成在所述第一層上的第二外延層和外延形成在所述第二外延層上的第三外延層，并且

所述第一層包含As。

2.根據權利要求1所述的半導體器件，其中，所述第二外延層不包括As。

3.根據權利要求2所述的半導體器件，其中，所述第二外延層由SiP制成。

4.根據權利要求3所述的半導體器件，其中，所述第三外延層由具有與所述第二外延層不同的磷(P)濃度的SiP制成。

5.根據權利要求4所述的半導體器件，其中，所述第三外延層的P濃度低于所述第二外延層的P濃度。

6.根據權利要求1所述的半導體器件，其中，所述第三外延層包含As。

7.根據權利要求1所述的半導體器件，其中，所述第二外延層具有比所述第一層和所述第三外延層更大的厚度。

8.根據權利要求1所述的半導體器件，其中，所述第一層是包含As的外延層。

9.一種半導體器件，包括：

溝道區；以及

源極/漏極區，由半導體層制成并且設置為與所述溝道區相鄰，其中：

所述源極/漏極區包括第一外延層和外延形成在所述第一外延層上的第二外延層，以及

含As層，形成在所述第一外延層下方。

10.一種制造半導體器件的方法，包括：

在源極/漏極區上方形成第一層；

在所述第一層上方形成第二外延層；以及

在所述第二外延層上方形成第三外延層，

其中，所述第一層包含具有比所述源極/漏極區的元素更大的原子質量的元素。