[發明專利]一次可編程存儲器的讀寫電路

在審

• 申請號: 201911193859.8
• 申請日: 2019-11-28
• 公開（公告）號: CN112863584A
• 公開（公告）日: 2021-05-28
• 發明（設計）人: 李新;應戰
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: G11C17/16
• 分類號: G11C17/16;G11C17/18;G11C7/22
• 代理公司: 北京律智知識產權代理有限公司 11438
• 代理人: 孫寶海;袁禮君

1.一種一次可編程存儲器的讀寫電路，其特征在于，包括：

反熔絲陣列，包括：

n*n個反熔絲單元，每個所述反熔絲單元包括耦接的反熔絲元件和開關元件，所述反熔絲單元的第一端耦接于第一節點，第二端耦接于第二節點，每個反熔絲單元中的開關元件的控制端分別耦接于不同字線信號和位線信號的與信號，其中，所述第一節點耦接于鏡像電流源，所述鏡像電流源電連接于第一電壓源；

并聯在所述第二節點和第二電壓源之間的第一電容和第一開關元件，所述第一開關元件的控制端耦接于第一控制信號；

基準陣列，包括：

串聯在所述第一節點和第三節點之間的基準電阻和基準開關元件，所述基準開關元件的控制端耦接于n*n個所述與信號的或信號；

并聯在所述第三節點和所述第二電壓源之間的第二電容和第二開關元件，所述第二開關元件的控制端耦接于第二控制信號；

比較電路，第一輸入端耦接于所述第二節點，第二輸入端耦接于所述第三節點，用于根據所述第二節點和所述第三節點的電壓比較結果判斷反熔絲是否發生編程操作。

2.如權利要求1所述的讀寫電路，其特征在于，在寫狀態時，所述第一開關元件導通，所述第二開關元件關斷；在讀狀態時，所述第一控制信號和所述第二控制信號為相位相同的脈沖信號。

3.如權利要求2所述的讀寫電路，其特征在于，在讀狀態時，在所述脈沖信號的半個周期內，所述第二節點的電壓與所述第三節點的電壓的比值大于第一預設值，或者，所述第二節點的電壓與所述第三節點的電壓的比值小于第二預設值。

4.如權利要求2或3所述的讀寫電路，其特征在于，在讀狀態時，一個字線為使能狀態且一個位線為使能狀態時，所述第一開關元件和所述第二開關元件同時導通。

5.如權利要求1所述的讀寫電路，其特征在于，在寫狀態時，所述第一電壓源為第一電平，在讀狀態時，所述第一電壓源為第二電平，所述第一電平大于所述第二電平。

6.如權利要求1所述的讀寫電路，其特征在于，所述第一開關元件、所述第二開關元件、所述基準開關元件均為NMOS開關管。

7.如權利要求1所述的讀寫電路，其特征在于，所述基準電阻的阻值小于所述反熔絲元件的阻斷阻值，大于所述反熔絲元件的導通阻值。

8.如權利要求2所述的讀寫電路，其特征在于，所述基準電阻的阻值小于等于所述反熔絲元件的阻斷阻值的十分之一，大于等于所述反熔絲元件的導通阻值的十倍。

9.如權利要求7或8所述的讀寫電路，其特征在于，所述基準電阻為可變電阻。

10.如權利要求1所述的讀寫電路，其特征在于，所述第一電容與所述第二電容的容值相等。