[發明專利]一次可編程存儲器的讀寫電路

在審

• 申請號: 201911193859.8
• 申請日: 2019-11-28
• 公開（公告）號: CN112863584A
• 公開（公告）日: 2021-05-28
• 發明（設計）人: 李新;應戰
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: G11C17/16
• 分類號: G11C17/16;G11C17/18;G11C7/22
• 代理公司: 北京律智知識產權代理有限公司 11438
• 代理人: 孫寶海;袁禮君

本公開提供一種一次可編程存儲器的讀寫電路，包括：反熔絲陣列，包括：n*n個反熔絲單元，耦接在第一節點和第二節點之間，反熔絲單元中的開關元件的控制端分別耦接于不同字線信號和位線信號的與信號；并聯在第二節點和第二電壓源之間的第一開關元件和第一電容；基準陣列，包括串聯在第一節點和第三節點之間的基準電阻和基準開關元件，基準開關元件的控制端耦接于n*n個與信號的或信號；并聯在第三節點和第二電壓源之間的第二開關元件和第二電容；比較電路，第一輸入端耦接于第二節點，第二輸入端耦接于第三節點。本公開實施例具有較簡潔的電路連接、較小的電路面積、較高的電路可靠性。

技術領域

本公開涉及集成電路技術領域，具體而言，涉及一種一次可編程存儲器的讀寫電路。

背景技術

一次可編程(One Time Programmable，OTP)存儲器可將數據存儲在均具有未編程狀態或已編程狀態的多個OTP單元中。OTP單元通常包括熔絲元件或反熔絲元件，熔絲元件或反熔絲元件被編程后，處于不可恢復狀態，這種狀態不受斷電影響，從而可以穩定地存儲數據。

在DRAM(Dynamic Random Access Memory，動態隨機存取存儲器)中，通常使用OTP單元來控制冗余(redundancy)存儲單元的打開或關斷。例如，當有一個字線對應的存儲單元區域的存儲單元有缺陷時，對應的OTP單元將被編程(OTP單元的輸出狀態由“0”到“1”)，DRAM的控制電路將關閉對這個存儲單元區域的存儲單元的讀寫，打開冗余區域的一個存儲單元的讀寫，用冗余區域對應的存儲單元取代有缺陷的存儲單元區域的存儲單元，修復DRAM缺陷。

圖1是相關技術中OTP單元的讀寫電路的示意圖。從圖1可以看出，每個存儲單元均連接有對應的反熔絲元件與檢測元件，這種連接方式在大規模集成電路中，會造成電路面積大、連線復雜的問題。由于元件眾多、連線復雜，電路可靠性也會相應降低。

需要說明的是，在上述背景技術部分公開的信息僅用于加強對本公開的背景的理解，因此可以包括不構成對本領域普通技術人員已知的現有技術的信息。

發明內容

本公開的目的在于提供一種一次可編程存儲器的讀寫電路，用于至少在一定程度上克服由于相關技術的限制和缺陷而導致的讀寫電路面積大、電路復雜、可靠性低等問題。

根據本公開的一個方面，提供一種一次可編程存儲器的讀寫電路，包括：

反熔絲陣列，包括：

n*n個反熔絲單元，每個所述反熔絲單元包括耦接的反熔絲元件和開關元件，所述反熔絲單元的第一端耦接于第一節點，第二端耦接于第二節點，每個反熔絲單元中的開關元件的控制端分別耦接于不同字線信號和位線信號的與信號，其中，所述第一節點耦接于鏡像電流源，所述鏡像電流源電連接于第一電壓源；

并聯在所述第二節點和第二電壓源之間的第一電容和第一開關元件，所述第一開關元件的控制端耦接于第一控制信號；

基準陣列，包括：

串聯在所述第一節點和第三節點之間的基準電阻和基準開關元件，所述基準開關元件的控制端耦接于n*n個所述與信號的或信號；

并聯在所述第三節點和所述第二電壓源之間的第二電容和第二開關元件，所述第二開關元件的控制端耦接于第二控制信號；

比較電路，第一輸入端耦接于所述第二節點，第二輸入端耦接于所述第三節點，用于根據所述第二節點和所述第三節點的電壓比較結果判斷反熔絲是否發生編程操作。

在本公開的一種示例性實施例中，在寫狀態時，所述第一開關元件導通，所述第二開關元件關斷；在讀狀態時，所述第一控制信號和所述第二控制信號為相位相同的脈沖信號。