[發明專利]用于集成電路裝置的模塊化外圍片塊

在審

• 申請號: 201911192670.7
• 申請日: 2019-11-28
• 公開（公告）號: CN111382103A
• 公開（公告）日: 2020-07-07
• 發明（設計）人: 鄭志學;A.納拉馬爾普;M.D.A.侯賽因;D.蘇巴雷迪;S.R.阿特薩特;陳來源
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 徐予紅;楊美靈

本發明的主題是“用于集成電路裝置的模塊化外圍片塊”。本公開的系統或方法可以通過將外圍知識產權（IP）電路解聚成能夠作為模塊安裝的模塊化外圍IP片塊來改進集成電路系統的可擴展性（例如，構件可擴展性、產品變型可擴展性）。這樣的集成電路系統可以包括：第一管芯，所述第一管芯包括可編程組構電路；以及第二管芯，所述第二管芯包括外圍IP片塊。外圍IP片塊可以從可編程組構管芯解聚，并且可以經由模塊化接口來通信耦合到第一管芯。

背景技術

本公開一般涉及諸如處理器和/或現場可編程門陣列（FPGA）之類的集成電路。更特別地，本公開涉及使用模塊化外圍片塊（modular periphery tile）來提高集成電路的可擴展性（例如，構件可擴展性、產品變型可擴展性）。

本章節旨在向讀者介紹可與在下文中描述和/或要求保護的本公開的各種方面有關的各種技術方面。相信該討論有助于向讀者提供背景信息，以促進更好地理解本公開的各個方面。因此，可以理解，這些陳述將鑒于此來閱讀，而不是作為對現有技術的承認。

現代電子設備（諸如，計算機、便攜式裝置、網絡路由器、數據中心、因特網連接式器具以及更多電子設備）傾向于包括至少一個集成電路裝置。集成電路裝置可以采取各種形式，僅提到幾個示例，包括處理器（例如，中央處理單元（CPU））、存儲器裝置以及可編程裝置（例如，FPGA）。可編程裝置特別可以包括可編程邏輯組構（fabric）（例如，可配置邏輯塊（CLB）），其可以在制造之后被編程（例如，配置）和重新編程（例如，重新配置），以基于電路設計而提供多種多樣的功能性。

為了促進操作，可編程裝置可以包括可編程組構附近和周圍的各種外圍知識產權核（IP）。例如，雙倍數據率（DDR）IP可以置于可編程組構的岸線（shoreline）上，以避免消耗可編程組構的過多的布線電路（routing circuitry）。然而，由于受限制的岸線量，當確定在岸線周圍要包括的外圍IP的數量和類型時，可能出現設計妥協。這可能導致某些產品變型的降低的裝置性能和可編程裝置的降低的總體可擴展性（例如，構件可擴展性、產品可擴展性）。

附圖說明

在閱讀以下詳述時并且在參考附圖時，本公開的各種方面可以更好地被理解，附圖中：

圖1是根據本公開的實施例的包括集成電路裝置的數據處理系統的框圖；

圖2是根據本公開的實施例的可以促進圖1的集成電路裝置的編程的設計工作站的框圖；

圖3是根據本公開的實施例的包括已從集成電路裝置的可編程組構解聚（disaggregate）的外圍知識產權核（IP）的集成電路裝置的示意圖；

圖4是根據本公開的實施例的當外圍IP已被模塊化成外圍IP片塊時的外圍IP架構的示意圖；

圖5是根據本公開的實施例的包括集成電路裝置的可編程組構的架構和解聚的外圍IP的架構的集成電路裝置的示意圖；

圖6是根據本公開的實施例的包括集成電路裝置的可編程組構的架構和解聚的外圍IP的架構的集成電路裝置的另一示意圖；以及

圖7是根據本公開的實施例的包括集成電路裝置的可編程組構的架構和解聚的外圍IP的架構的集成電路裝置的另一示意圖。

具體實施方式

將在下文中描述一個或多個具體實施例。為了提供這些實施例的簡明描述，未在說明書中描述實際實現的所有的特征。應當意識到，在任何這樣的實際實現的開發中，如在任何工程或設計項目中一樣，必須作出許多特定于實現的決策，以達到可因實現而異的開發者的具體目標，諸如符合與系統相關的限制和與商業相關的限制。此外，應當意識到，這樣的開發努力可能是復雜并且耗時的，但對于得益于本公開的普通技術人員，將不過是設計、制備以及制造的常規工作。