[發明專利]三維半導體存儲器裝置

在審

• 申請號: 201911191924.3
• 申請日: 2019-11-28
• 公開（公告）號: CN111244105A
• 公開（公告）日: 2020-06-05
• 發明（設計）人: 任琫淳;南尚完;樸相元;沈相元;全哄秀;崔容赫
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/11582
• 分類號: H01L27/11582;H01L27/1157;H01L27/11575;H01L27/11556;H01L27/11524;H01L27/11548
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 趙南;張青

1.一種三維半導體存儲器裝置，包括：

第一堆疊結構塊，其包括在襯底上沿第一方向并排布置的第一堆疊結構；

第二堆疊結構塊，其包括在所述襯底上沿所述第一方向并排布置的第二堆疊結構；

分離結構，其設置在所述襯底上，位于所述第一堆疊結構塊和所述第二堆疊結構塊之間，并且包括第一模塑層和第二模塑層；和

接觸插塞，其穿透所述分離結構，

其中，所述接觸插塞的底表面與所述襯底接觸。

2.如權利要求1所述的三維半導體存儲器裝置，其中，所述接觸插塞的底表面設置在所述襯底的頂表面下方。

3.如權利要求1所述的三維半導體存儲器裝置，還包括多個接觸插塞，所述多個接觸插塞穿透所述分離結構并且與所述襯底接觸，所述多個接觸插塞包括所述接觸插塞，

其中，所述多個接觸插塞包括第一接觸插塞和第二接觸插塞，

其中，所述第一接觸插塞沿所述第一堆疊結構塊的與所述分離結構接觸的第一側壁布置，并且

其中，所述第二接觸插塞沿所述第二堆疊結構塊的與所述分離結構接觸的第一側壁布置。

4.如權利要求1所述的三維半導體存儲器裝置，其中，所述分離結構還包括：

第一分離層，其在所述第一堆疊結構塊與所述第一模塑層和所述第二模塑層之間；

第二分離層，其在所述第二堆疊結構塊與所述第一模塑層和所述第二模塑層之間；以及

多個接觸插塞，所述多個接觸插塞穿透所述分離結構并且與所述襯底接觸，所述多個接觸插塞包括所述接觸插塞，

其中，所述多個接觸插塞包括第一接觸插塞和第二接觸插塞，

其中，所述第一接觸插塞沿所述第一分離層布置，并且

其中，所述第二接觸插塞沿所述第二分離層布置。

5.如權利要求4所述的三維半導體存儲器裝置，其中，所述第一分離層和所述第二分離層由與所述第一模塑層或所述第二模塑層的材料相同的材料形成。

6.如權利要求1所述的三維半導體存儲器裝置，

其中，所述第一模塑層在所述襯底的頂表面上沿豎直方向堆疊，并且

其中，所述第二模塑層中的每一個設置在所述第一模塑層中的相應的一對相鄰的第一模塑層之間。

7.如權利要求1所述的三維半導體存儲器裝置，

其中，所述第一堆疊結構塊具有與所述分離結構接觸的第一端部的第一側壁，并且

其中，所述第二堆疊結構塊具有與所述分離結構接觸的第一端部的第一側壁，

其中，所述第一堆疊結構塊的第一端部和所述第二堆疊結構塊的第一端部是平坦的并且豎直地延伸。

8.如權利要求7所述的三維半導體存儲器裝置，

其中，所述第一堆疊結構塊具有與所述分離結構間隔開的第二端部，

其中，所述第二堆疊結構塊具有與所述分離結構間隔開的第二端部，并且

其中，所述第一堆疊結構塊和所述第二堆疊結構塊的第二端部具有階梯結構。

9.如權利要求8所述的三維半導體存儲器裝置，

其中，當在平面圖中觀察時，所述第一堆疊結構塊的第一端部平行于所述第一方向設置，

其中，當在平面圖中觀察時，所述第一堆疊結構塊的第二端部平行于與所述第一方向不同的第二方向設置，

其中，當在平面圖中觀察時，所述第二堆疊結構塊的第一端部平行于所述第一方向設置，

其中，當在平面圖中觀察時，所述第二堆疊結構塊的第二端部平行于所述第二方向設置，

其中，所述三維半導體存儲器裝置還包括層間絕緣層，

其中，所述層間絕緣層與所述第一堆疊結構塊的第二端部和所述第二堆疊結構塊的第二端部接觸。