[發明專利]一種CMOS功放的過壓保護電路及過壓保護方法

在審

• 申請號: 201911184087.1
• 申請日: 2019-11-27
• 公開（公告）號: CN110838825A
• 公開（公告）日: 2020-02-25
• 發明（設計）人: 李露露;高自立;鄒亮
• 申請（專利權）人: 珠海復旦創新研究院
• 主分類號: H03F1/52
• 分類號: H03F1/52
• 代理公司: 北京慕達星云知識產權代理事務所(特殊普通合伙) 11465
• 代理人: 曹鵬飛

本發明公開了一種CMOS功放的過壓保護電路及過壓保護方法，該電路包括疊管電路、電壓傳感器、電壓限幅器以及減法器；所述疊管電路的一端分別與所述電壓傳感器和所述電壓限幅器連接，所述疊管電路的另一端與所述減法器連接。該電路通過在原有的疊管電路的基礎上增設電壓傳感器電壓限幅器以及減法器，保護疊管電路中的兩個MOS管在極限工作條件下不被擊穿，通過負反饋調節原理可以將整個CMOS功放電路在極限情況下的電壓調節至安全范圍內，電路設計簡單合理，安全可靠。同時，該方法可以提高CMOS功放的安全性和可靠性，保證了CMOS功放在過壓條件下仍可以安全工作。

技術領域

本發明涉及集成電路設計技術領域，更具體的說是涉及一種CMOS功放的過壓保護電路及過壓保護方法。

背景技術

目前，CMOS工藝由于其高集成度、高良率、低成本，且器件可以進一步隨著工藝進步而獲益等特點，已經成為數字電路、模擬電路甚至射頻集成電路、毫米波集成電路的主流工藝，但是在功率放大器領域，CMOS工藝一直未得到很好的應用效果，主要原因在于和傳統的GaAs HBT(砷化鎵異質結雙極晶體管)相比，CMOS的擊穿電壓比較低，在CMOS工藝中，如果需要設計功放，通常結構如圖1所示，圖1中，M₁是功放的主要放大管，V_in為輸入信號，輸出信號為V_out，其和輸入時反相的，這樣就導致兩個主要的MOS器件的可靠性問題：

第一，柵氧的反相擊穿電壓，也就是TDDB，由于輸入和輸出相位相反，這樣就導致MOS管的G和D之間在輸入達到最低時，輸出達到最大，V_gd就最大，這時是PA工作的最大輸出功率的時候，它將直接引起MOS管失效；

第二，V_ds擺動最大還會引入熱載流子效應，也就是HCI，它引入了器件的退化，PA的性能也就越來越惡化。

為解決CMOS功放的擊穿問題，最為常見的方法是疊管，如圖2所示，通過疊加一個管子M₂后，通過M₁、M₂分壓，從而將之前M₁所承擔的電壓差分為兩個管子M₁、M₂分別承擔，從而大大降低管子的擊穿風險。

但是，這種方法存在下面幾個問題：

1.雖然增加管子可以增加耐壓大小，但是每往上增加一個管子，就會從整體上降低功放的效率；

2.針對可靠性，PA的負載很有可能不是很好的50ohm，相反，PA直接連著天線，天線的阻抗會隨著外部環境的變化而顯著變化，這樣可能出現兩個最差情況，一是電流最大而電壓最小，這一點問題相對容易解決，因為大電流情況下，CMOS電路中很容易監測并反饋至偏置端進行降低；二是電壓最大而電流最小，可以參見附圖3，這種情況很難預測，且不易解決。這樣，在高電壓情況下，CMOS功放無法保證功放仍能在極端條件下完好無損，功放的可靠性低、工作安全性難以保證。

因此，如何提供一種可以提高功放安全性和可靠性的保護電路是本領域技術人員亟需解決的問題。

發明內容

有鑒于此，本發明提供了一種CMOS功放的過壓保護電路及過壓保護方法，該電路通過在原有的疊管電路的基礎上增設電壓傳感器電壓限幅器以及減法器，保護疊管電路中的兩個MOS管在極限工作條件下不被擊穿，通過負反饋調節原理可以將整個CMOS功放電路在極限情況下的電壓調節至安全范圍內，解決了現有的CMOS功放在高電壓情況下無法保證仍能在極端條件下完好無損，功放的可靠性低、工作安全性難以保證的問題。

為了實現上述目的，本發明采用如下技術方案：

一方面，本發明提供了一種CMOS功放的過壓保護電路，包括疊管電路、電壓傳感器、電壓限幅器以及減法器；