[發明專利]從襯底斜面邊緣區域去除金屬沉積物的方法以及使用該方法的設備

在審

• 申請號: 201911181159.7
• 申請日: 2019-11-27
• 公開（公告）號: CN112864000A
• 公開（公告）日: 2021-05-28
• 發明（設計）人: 陳才干;華雪鋒;遲玉山
• 申請（專利權）人: 朗姆研究公司
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L21/67;H01L43/08
• 代理公司: 上海勝康律師事務所 31263
• 代理人: 李獻忠;張靜

本發明公開了一種從襯底斜面邊緣區域去除金屬沉積物的方法，包括：在襯底的斜面邊緣區域上沉積犧牲層；在至少犧牲層上沉積金屬層；在犧牲層上至少蝕刻金屬層；以及將襯底放置在具有濕蝕刻流體的濕蝕刻設備中，以去除所述襯底背面的所述犧牲層和所述犧牲層上的所述金屬層。該方法實現了在襯底的斜面邊緣區域處有效且徹底地去除重金屬元素而不會損壞襯底。

技術領域

本發明總體上涉及半導體制造技術，并且更具體地涉及一種用于從襯底的斜面邊緣區域去除金屬沉積物的方法以及使用該方法的設備。

背景技術

本文提供的背景描述是為了總體上呈現本公開的背景情況的目的。在此背景技術部分中所描述的范圍內，目前命名的發明人的工作，以及在申請時可能無法以其他方式視為現有技術的描述方面，均未明確或暗含為反對本發明的現有技術。

在襯底例如半導體襯底(或晶片)的處理中，襯底被分成多個芯片或矩形區域。多個芯片中的每個將成為集成電路。然后，在一系列步驟中對襯底進行處理，在這些步驟中，有選擇地去除(或蝕刻)并沉積材料。

集成電路可包含存儲器架構，例如磁阻隨機存取存儲器(MRAM)或其他存儲器架構。以MRAM為例，與靜態隨機存取存儲器(SRAM)相比，MRAM具有更小的單元面積、更高的讀/寫速度和更長的耐用性的優勢。然而，在襯底處理期間，對具有MRAM的襯底的處理長期以來一直與金屬再沉積作斗爭，其中金屬再沉積可能導致磁隧道結(MTJ)柱短路。在所有再沉積源中，金屬殘留物可能會在襯底處理過程中導致金屬污染，因此需要在處理過程中避免。

事實證明，避免和去除襯底斜面邊緣區域(正面和背面)的金屬殘留物特別困難。到目前為止，已經嘗試了不同的濕法蝕刻化學品或干法蝕刻。然而，傳統的濕法蝕刻去除了大多數鐵磁膜，但是不能處理重金屬，例如鉑(Pt)和釕(Ru)，而在斜面邊緣區域進行干法蝕刻可能會由于強離子轟擊和/或沿著襯底徑向的大的蝕刻速率差而引起襯底損壞。因此，需要提供在襯底的斜面邊緣區域處去除不需要的金屬沉積物的改進機制的設備和方法。

發明內容

一般來講，本公開的方面提供了一種在襯底處理期間從襯底的斜面邊緣區域去除金屬沉積物并避免襯底損壞的方法，從而提高了工藝良率。應當理解，可以以多種方式來實現本公開，包括作為工藝方法、設備或系統。

在體現第一方面的示例實施例中，提供了一種從襯底的斜面邊緣區域去除金屬沉積物的方法。該方法包括：在襯底的斜面邊緣區域上沉積犧牲層；在該襯底和犧牲層上沉積金屬層；蝕刻犧牲層上的金屬層；以及將襯底放置在具有流體的濕法蝕刻設備中，以去除襯底背面的犧牲層和其上的金屬層。

在體現第二方面的示例實施例中，提供了一種用于從襯底的斜面邊緣區域去除金屬沉積物的設備。該設備包括一個或多個處理室，上工藝排斥區環和下工藝排斥區環，所述上工藝排斥區環和下工藝排斥區環可被定位成分別靠近襯底的正面的表面和襯底的背面的表面，其中，上工藝排斥區環和下工藝排斥區環可以獨立地選擇，以使它們可以暴露襯底的正面和襯底的背面的不同輪廓以進行處理，以及包括一個或多個與存儲器、上工藝排斥區環和下工藝排斥區環通信連接的處理器的控制器。其中存儲器包括計算機可執行指令，該指令用于使上工藝排斥區環和下工藝排斥區環暴露襯底的正面和背面的輪廓以在襯底的斜面邊緣區域上沉積犧牲層；在襯底和犧牲層上沉積金屬層；蝕刻犧牲層上的金屬層；將襯底放置在具有濕蝕刻流體的濕蝕刻設備中，以去除襯底背面的犧牲層和犧牲層上的金屬層。

下面參考附圖進一步詳細描述本公開的這些和其他方面。

附圖說明

在附圖中，以示例而非限制的方式示出了本公開，并且其中相似的附圖標記指代相似的元件，并且其中：

圖1示出了其上具有MTJ膜層的襯底的剖視圖。

圖2A示出了用于處理半導體襯底的設備的一部分的示意圖。