[發明專利]半導體結構及其形成方法

在審

• 申請號: 201911176061.2
• 申請日: 2019-11-26
• 公開（公告）號: CN112864094A
• 公開（公告）日: 2021-05-28
• 發明（設計）人: 金吉松
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L27/088
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 徐文欣

一種半導體結構及其形成方法，包括：提供待刻蝕層，待刻蝕層上具有第一犧牲膜；在第一犧牲膜上形成若干相互分立的第一側墻和若干側墻溝槽，若干側墻溝槽中具有第一側墻溝槽與第二側墻溝槽；在第一側墻溝槽內形成第二側墻，第二側墻填充滿第一側墻溝槽；以第一側墻與第二側墻為掩膜刻蝕第一犧牲膜，在待刻蝕層上形成若干第一犧牲層；在第一犧牲層側壁形成第三側墻。通過采用第二側墻填充第一側墻溝槽，使第二側墻與第一側墻溝槽兩側的第一側墻形合并，在后續的圖形傳遞過程中，合并后的第一側墻與第二側墻對應的待刻蝕層不會形成鰭部，省去了再采用光刻圖形化工藝去除部分鰭部的過程，進而節約了制作時間與成本。

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種半導體結構及其形成方法。

背景技術

在半導體器件制造的工藝中，通常利用光刻工藝將掩膜版上的圖形轉移到襯底上。光刻過程包括：提供襯底；在半導體襯底上形成光刻膠；對所述光刻膠進行曝光和顯影，形成圖案化的光刻膠，使得掩膜版上的圖案轉移到光刻膠中；以圖案化的光刻膠為掩膜對襯底進行刻蝕，使得光刻膠上的圖案轉印到襯底中；去除光刻膠。

隨著半導體器件尺寸的不斷縮小，光刻關鍵尺寸逐漸接近甚至超出了光刻的物理極限，由此給光刻技術提出了更加嚴峻的挑戰。為了在現有的光刻工藝的基礎上能夠進一步縮小半導體器件的尺寸，現有技術提出了多重圖形化工藝，該工藝因其能夠形成更小尺寸掩膜而具有應用前景，克服了單次構圖不能達到的光刻極限。

然而，現有技術的多重圖形化工藝在圖形轉移之后，仍需要對圖形作進一步處理，增加了制作的時間與成本。

發明內容

本發明解決的技術問題是提供一種半導體結構及其形成方法，能夠省去采用光刻圖形化工藝去除部分所述鰭部的過程，從而節約了制作時間與制作成本。

為解決上述問題，本發明提供一種半導體結構形成的方法，包括：提供待刻蝕層，所述待刻蝕層上具有第一犧牲膜；在所述第一犧牲膜上形成若干相互分立的第一側墻和若干側墻溝槽，各所述側墻溝槽位于相鄰的所述第一側墻之間，若干所述側墻溝槽中具有第一側墻溝槽與第二側墻溝槽，所述第二側墻溝槽的寬度大于所述第一側墻溝槽的寬度；在所述第一側墻溝槽內形成第二側墻，所述第二側墻填充滿所述第一側墻溝槽；以所述第一側墻與所述第二側墻為掩膜刻蝕所述第一犧牲膜，在所述待刻蝕層上形成若干第一犧牲層；在所述第一犧牲層側壁形成第三側墻。

可選的，所述待刻蝕層為多層結構，所述待刻蝕層包括基底、位于所述基底上的掩膜結構、位于所述掩膜結構上的第一停止層。

可選的，所述第一側墻的形成方法包括：在所述第一犧牲膜上形成第二停止層，在所述第二停止層上形成若干相互分立的第二犧牲層與若干犧牲層溝槽，各所述犧牲層溝槽位于相鄰的所述第二犧牲層之間，若干所述犧牲層溝槽中具有第一犧牲層溝槽與第二犧牲層溝槽，所述第二犧牲層溝槽的寬度大于所述第一犧牲層溝槽的寬度；在所述第二犧牲層的側壁形成所述第一側墻；在形成所述第一側墻之后，去除所述第二犧牲層。

可選的，在所述第二犧牲層側壁形成所述第一側墻的方法包括：在所述第二停止暴露出的頂部表面、以及所述第二犧牲層的側壁與頂部表面形成第一側墻膜；回刻蝕所述第二停止層頂部表面、以及所述第二犧牲層頂部表面的第一側墻膜，直至暴露出所述第二停止層頂部表面與所述第二犧牲層頂部表面為止，在所述第二犧牲層側壁形成所述第一側墻。

可選的，所述第一犧牲層溝槽的寬度與所述第一側墻的厚度之比大于2:1，所述第二犧牲層溝槽的寬度與所述第一側墻的厚度之比大于2:1。

可選的，所述第一側墻膜的形成工藝包括原子層沉積工藝。

可選的，回刻蝕所述第一側墻膜的采用的工藝包括各向異性的干法刻蝕工藝或各向異性的濕法刻蝕工藝。

可選的，所述第一側墻膜的材料包括氮化硅或氮氧化硅。