[發明專利]快閃存儲器控制器、儲存裝置及讀取方法

有效

• 申請號: 201911171091.4
• 申請日: 2019-11-26
• 公開（公告）號: CN112527548B
• 公開（公告）日: 2023-08-29
• 發明（設計）人: 郭軒豪
• 申請（專利權）人: 慧榮科技股份有限公司
• 主分類號: G06F11/10
• 分類號: G06F11/10
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 陳亮

1.一種快閃存儲器控制器，該快閃存儲器控制器用以存取一快閃存儲器，該快閃存儲器控制器包含：

一只讀存儲器，用以儲存一程序碼；

一處理器，用以執行該程序碼以控制對該快閃存儲器的存取；及

一錯誤更正碼單元，包含一低密度奇偶校驗碼解碼器，該低密度奇偶校驗碼解碼器用以執行一解碼程序，該低密度奇偶校驗碼解碼器包含：

一變數點電路，用以根據一第一碼字的多個碼字段的多個通道值產生多個變數點訊息，根據一解碼指示跳過該些變數點訊息中的多個第一變數點訊息，并根據該些變數點訊息中非為該些第一變數點訊息的多個第二變數點訊息與多個校驗點訊息進行變數點運算以更新該些第二變數點訊息，其中各該碼字段對應到該些變數點訊息中的多個，且該些第一變數點訊息對應到解碼狀態為通過的該碼字段；

一校驗點電路，用以根據該些變數點訊息進行一校驗點運算以產生并更新該些校驗點訊息；

一段檢測電路，用以根據各該碼字段所對應的該些變數點訊息檢測各該碼字段，以產生并更新各該碼字段相應的該解碼狀態；

一癥狀檢查電路，用以根據該校驗點運算的結果判斷該第一碼字是否解碼成功；及

一控制電路，用以檢查各該碼字段的該解碼狀態是否為通過，且于檢查到任一該碼字段的該解碼狀態為不通過時產生該解碼指示，該控制電路于每完成一次該校驗點運算與一次該變數點運算時將一遞回次數加一，且于該癥狀檢查電路判斷該第一碼字解碼成功時致使該變數點電路輸出一解碼結果；

其中，于該癥狀檢查電路判斷該第一碼字未解碼成功時，該控制電路確認該遞回次數是否達到一預設次數，并于確認該遞回次數未達到該預設次數時，該控制電路重新檢查各該碼字段的該解碼狀態，以根據重新檢查的結果更新該解碼指示。

2.如權利要求1所述的快閃存儲器控制器，其特征在于，于確認該遞回次數達到該預設次數時，該控制電路確認該第一碼字是否為第一次進入該解碼程序，且于確認為第一次時，該控制電路確認該些碼字段中是否有該解碼狀態為通過的該碼字段，當有該解碼狀態為通過的該碼字段時，該控制電路利用于該第一次的該解碼程序中取得的該些第一變數點訊息取代掉該第一碼字中對應到該解碼狀態為通過的該碼字段的該些通道值，以產生一第二碼字，并致使該低密度奇偶校驗碼解碼器重新根據該第二碼字執行該解碼程序。

3.如權利要求2所述的快閃存儲器控制器，其特征在于，該控制電路于確認非為第一次時以及于各該碼字段的該解碼狀態皆為不通過時，產生一失敗訊息。

4.如權利要求1所述的快閃存儲器控制器，其特征在于，各該碼字段包含一碼字部與一校驗部，該段檢測電路根據各該碼字段的該校驗部來檢測各該碼字段。

5.如權利要求1所述的快閃存儲器控制器，其特征在于，該段檢測電路分別根據僅包含各該碼字段的一校驗式來檢測各該碼字段。