[發明專利]基于FPGA的SRIO數據傳輸系統

有效

• 申請號: 201911156504.1
• 申請日: 2019-11-22
• 公開（公告）號: CN110971542B
• 公開（公告）日: 2022-11-25
• 發明（設計）人: 韓煦;張燕;朱明
• 申請（專利權）人: 成都凱天電子股份有限公司
• 主分類號: H04L47/62
• 分類號: H04L47/62;H04L1/18
• 代理公司: 北京正華智誠專利代理事務所(普通合伙) 11870
• 代理人: 李林合

本發明公開的一種基于FPGA的SRIO數據傳輸系統，旨在提供一種傳輸效率高，可靠性高，可移植性強，能夠并行處理的數據傳輸系統。本發明包括MSG數據模塊，DMA數據模塊，門鈴數據模塊，發送控制模塊，信號復用模塊，響應控制模塊，讀取控制模塊和Srio接口模塊。發送時，用戶邏輯發送數據控制信息，接受數據控制反饋信息，發送不同數據到不同數據模塊對應的發送緩存區。發送控制模塊調度不同數據模塊，不同數據模塊發送數據給信號復用模塊。信號復用模塊歸并信號并輸出數據信號給Srio接口。接收時，Srio接口將數據信號傳給讀取控制模塊。讀取控制模塊對數據信號解析判定后傳給不同數據模塊的接受緩存區遞交給用戶邏輯接收。發送接收全過程中，響應控制模塊完成響應信號的發送、接收、分析以及反饋功能。

技術領域

本發明屬于通信技術領域，涉及一種基于FPGA的SRIO數據傳輸系統。具體而言，包括數據傳輸，數據傳輸檢驗，數據重發，并行數據處理，數據儲存，多對多互聯等功能。

背景技術

RapidIO協議是一個開放的點對點分組交換標準，是面向嵌入式系統開發提出的高可靠、高性能、基于包交換的互連技術。串行RapidIO(SRIO)是采用串行差分模擬信號傳輸的RapidIO協議，采用差分交流耦合信號，基于SerDes(SerializeDeserialize)技術，SRIO是一個針對嵌入式系統應用的高性能、低引腳數基于數據包交換的高速互連接口。并可實現最低引腳數量而高速的傳輸。SRIO是基于包交換的高速互連技術，其數據包是由包頭、有效的數據載荷和16位CRC校驗組成。包頭的長度根據包類型不同，可能為十幾到二十幾個字節，最大的有效載荷長度為256字節。由于包長度短，所以傳輸延時較小，硬件上也易于實現，適合數字信號處理場合對傳輸延時要求較高的應用。數字系統互連設計中，高速串行I/O技術取代傳統的并行I/O技術成為當前發展的趨勢。與傳統并行I/O技術相比，串行方案提供了更大的帶寬、更遠的距離、更低的成本和更高的擴展能力。在實際設計應用中，采用現場可編程門陣列(FPGA)實現高速串行接口是一種性價比較高的技術途徑。在多FPGA處理芯片系統架構的TDLTE系統中，基帶處理信息交互急需一種新的高速互連接口。串行高速輸入輸出口(serialrapidIO，SRIO)接口具有速度快、管腳數少、系統成本低、可以實現點對點或點對多點通信的特點。