[發(fā)明專利]一種內凹式繞線差分線、印刷電路板及設計方法

在審

• 申請?zhí)枺?/td>: 201911151466.0
• 申請日: 2019-11-21
• 公開（公告）號: CN111031668A
• 公開（公告）日: 2020-04-17
• 發(fā)明（設計）人: 榮世立;劉法志;李德恒
• 申請（專利權）人: 蘇州浪潮智能科技有限公司
• 主分類號: H05K1/16
• 分類號: H05K1/16;H05K3/00;H05K3/10
• 代理公司: 北京連和連知識產權代理有限公司 11278
• 代理人: 張濤

本發(fā)明涉及了一種內凹式繞線差分線、印刷電路板及設計方法，其中該差分線包括第一線和第二線，第一線與第二線平行走線，其中：第二線包括正常區(qū)段和繞線區(qū)段，其中第二線的正常區(qū)段與第一線之間具有第一線間距，第二線的繞線區(qū)段與第一線之間具有第二線間距，并且第一線間距大于第二線間距；差分線的主參考層在第二線的繞線區(qū)段范圍內具有斷層。本發(fā)明的實施例通過在高速差分線中將傳統的外凸式繞線改為內凹式繞線，使繞線區(qū)域不會占用更多的空間，同時針對繞線區(qū)域的參考層進行優(yōu)化，保證了鏈路的阻抗一致性，同時解決了布線空間及阻抗一致性兩方面的問題，為高速差分線等長繞線設計提供了指導。

技術領域

本發(fā)明涉及電路板技術領域。本發(fā)明進一步涉及一種內凹式繞線差分線、印刷電路板及設計方法。

背景技術

在傳統數字系統設計中，高速互聯現象常常可以忽略不計，因為它們對系統的性能影響很微弱。然而，隨著計算機技術的不斷發(fā)展，在眾多決定系統性能的因素里，高速互聯現象正起著主導作用，常常導致一些不可預見問題的出現，極大的增加了系統設計的復雜性。因此在高速鏈路設計中，要盡量優(yōu)化各個模塊，借助仿真工具提前評估設計可行性及風險點，并依據仿真結果優(yōu)化設計，提高系統設計成功率，縮短研發(fā)周期。

在服務器系統高速信號鏈路設計過程中，鏈路阻抗是影響信號質量的重要因素。阻抗不連續(xù)的鏈路導致信號反射嚴重，使接收端眼圖變差甚至閉合，導致設計失敗。但在某些情況下，比如差分線等長設計時，需要將差分線中某一根走線繞長，此時可能會引入阻抗不連續(xù)點，因此在高速線等長設計時進行鏈路阻抗優(yōu)化顯得尤為重要。

在高速鏈路設計中，針對差分線等長設計的問題，常常對差分線中某一根走線進行彎折繞線處理，為了起到走線長度匹配并同時降低阻抗不連續(xù)的效果，通常會限定繞線區(qū)域的每段走線長度及走線間距，比如3W2S方法，如圖1中實線矩形框A部分所示。這種方法限定繞線區(qū)域差分線最大間距小于原始差分線間距的2倍，每個繞線線段長度不得超過線寬的3倍。

雖然這種設計思想能夠有效進行走線長度匹配，通過限定走線間距及線段長度方法降低阻抗不連續(xù)的影響，但差分線間距增大帶來的阻抗上升問題仍然沒有根本解決。另外，很多高速線布線區(qū)域走線較密，很難有空間進行3W2S繞線設計，如圖1中虛線矩形框B部分所示。

因此，針對高速鏈路中由于需要等長繞線設計而使差分線間距變大進而導致阻抗不連續(xù)，以及在高密度布線區(qū)域繞線空間不足的問題，需要提出一種優(yōu)化的差分線，使繞線區(qū)域不會占用更多的空間，同時保證鏈路的阻抗一致性。

發(fā)明內容

一方面，本發(fā)明基于上述目的提出了一種內凹式繞線差分線，其中該差分線包括第一線和第二線，第一線與第二線平行走線，其中：

第二線包括正常區(qū)段和繞線區(qū)段，其中第二線的正常區(qū)段與第一線之間具有第一線間距，第二線的繞線區(qū)段與第一線之間具有第二線間距，并且第一線間距大于第二線間距；

差分線的主參考層在第二線的繞線區(qū)段范圍內具有斷層。

根據本發(fā)明的內凹式繞線差分線的實施例，其中第二線的正常區(qū)段的總長度大于第二線的繞線區(qū)段的總長度。

根據本發(fā)明的內凹式繞線差分線的實施例，其中第一線和第二線具有線寬，差分線的主參考層具有參考層間距，差分線具有阻抗，第二線間距的大小由線寬、參考層間距以及阻抗共同決定。

根據本發(fā)明的內凹式繞線差分線的實施例，其中第二線包括多個繞線區(qū)段，并且每個繞線區(qū)段的長度不超過閾值。

另一方面，本發(fā)明還提出了一種具有內凹式繞線差分線的印刷電路板，其中印刷電路板包括內凹式繞線差分線，該差分線包括第一線和第二線，第一線與第二線平行走線，其中：

第二線包括正常區(qū)段和繞線區(qū)段，其中第二線的正常區(qū)段與第一線之間具有第一線間距，第二線的繞線區(qū)段與第一線之間具有第二線間距，并且第一線間距大于第二線間距；