[發(fā)明專利]一種基于Verilog的圖形命令預譯碼單元驗證平臺在審
| 申請?zhí)枺?/td> | 201911147152.3 | 申請日: | 2019-11-21 |
| 公開(公告)號: | CN111061629A | 公開(公告)日: | 2020-04-24 |
| 發(fā)明(設計)人: | 郝沖;牛少平;鄧藝;韓一鵬;魏艷艷 | 申請(專利權)人: | 中國航空工業(yè)集團公司西安航空計算技術研究所 |
| 主分類號: | G06F11/36 | 分類號: | G06F11/36 |
| 代理公司: | 北京清大紫荊知識產(chǎn)權代理有限公司 11718 | 代理人: | 李紅 |
| 地址: | 710065 陜西省*** | 國省代碼: | 陜西;61 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 基于 verilog 圖形 命令 譯碼 單元 驗證 平臺 | ||
本發(fā)明屬于計算機圖形領域,實現(xiàn)了一種基于Verilog的圖形命令預譯碼單元驗證平臺,該平臺包括:數(shù)據(jù)源選擇邏輯、預譯碼單元功能模型、輸出監(jiān)控邏輯和結(jié)果比較邏輯;驗證平臺工作過程中,首先由數(shù)據(jù)源選擇邏輯選擇輸入激勵,然后輸入激勵分別送入預譯碼單元功能模型和待測模塊,在仿真過程中,由監(jiān)控邏輯采集模型和待測模塊的輸出,最后由比較邏輯對兩條不同路徑的輸出進行比較。根據(jù)比較的結(jié)果是否一致,來判定待測模塊的表現(xiàn)是否符合預期。本發(fā)明創(chuàng)造性地提供了一種基于Verilog的圖形命令預譯碼單元驗證平臺,能夠適應不同的數(shù)據(jù)輸入方式,能夠?qū)Υ郎y邏輯的結(jié)果進行監(jiān)測,定位問題的原因,以達到驗證的目的。
技術領域
本發(fā)明屬于計算機圖形領域,具體涉及一種基于Verilog的圖形命令預譯碼單元驗證平臺。
背景技術
在計算機圖形領域中,OpenGL圖形命令種類繁多,由軟件人員編寫的OpenGL程序,在進入GPU的處理流程之前,需根據(jù)定義的命令格式對其進行預處理,預譯碼單元正是進行預處理操作的關鍵電路。由于預譯碼單元至少包括了兩個數(shù)據(jù)來源,以及多條處理下發(fā)通路,在對其驗證時,首先要解決的就是數(shù)據(jù)源的問題,其次就是驗證結(jié)果是否達到測試項設定的目標。
針對上述問題,對于數(shù)據(jù)源,本發(fā)明數(shù)據(jù)源選擇邏輯,一方面考慮到與軟件工作的交互,另一方面則使得驗證場景配置更為清晰方便。而對于驗證的結(jié)果,則采用了預譯碼單元功能模型,搭配輸出監(jiān)控邏輯及結(jié)果比較邏輯,當待測邏輯的結(jié)果與預期不符時,可以及時停止仿真過程,并輸出錯誤信息。同時,由于監(jiān)控邏輯具有極好的可擴展性,在仿真過程中可以根據(jù)需要,對特定的信號進行采集判斷,使得驗證更具針對性,定位錯誤更加精確。
發(fā)明內(nèi)容
本發(fā)明的目的是:
本發(fā)明實現(xiàn)了實現(xiàn)了一種基于Verilog的圖形命令預譯碼單元驗證平臺,滿足預譯碼單元的模塊級驗證需求。
本發(fā)明的技術解決方案是:
本發(fā)明提出一種基于Verilog的圖形命令預譯碼單元驗證平臺,該平臺包括:數(shù)據(jù)源選擇邏輯,預譯碼單元功能模型,輸出監(jiān)控邏輯,結(jié)果比較邏輯;所述數(shù)據(jù)源選擇邏輯用于選擇OpenGL圖形命令的配置方式。
為了便于配置測試場景和與軟件的交互,所述數(shù)據(jù)源選擇邏輯支持下列兩種數(shù)據(jù)來源:1、來自于交互文件中的OpenGL圖形命令;2、來自于測試項中配置的測試激勵。
為了使平臺的過程清晰,便于維護,并且極大地提升仿真速度,所述預譯碼單元功能模型用于在基于Verilog的圖形命令預譯碼單元驗證平臺工作過程中,對數(shù)據(jù)源選擇邏輯輸入的數(shù)據(jù)進行譯碼處理,預譯碼單元功能模型處理過程中不包含時序,最終將各類命令的結(jié)果存入相應的動態(tài)數(shù)組中;所述預譯碼單元功能模型操作的數(shù)據(jù)及輸出結(jié)果均為SystemVerilog的動態(tài)數(shù)組。
優(yōu)選的,所述輸出監(jiān)控邏輯監(jiān)測待測邏輯與外部互連的輸出接口信號,并將其有效輸出收集存儲在動態(tài)數(shù)組中,作為實際輸出;所述輸出監(jiān)控邏輯收集預譯碼單元功能模型的輸出,作為預期輸出。
優(yōu)選的,所述結(jié)果比較邏輯用于將輸出監(jiān)控邏輯的實際輸出與預期輸出進行比較,若比較結(jié)果不一致,則停止仿真過程并報出錯誤;若比較結(jié)果一致,則仿真正常結(jié)束。
本發(fā)明能夠帶來的有益效果是:本發(fā)明創(chuàng)造性地提供了一種基于Verilog的圖形命令預譯碼單元驗證平臺,能夠適應不同的數(shù)據(jù)輸入方式,能夠?qū)Υ郎y邏輯的結(jié)果進行監(jiān)測,定位問題的原因,以達到驗證的目的。
附圖說明
圖1為本發(fā)明的方法模塊圖。
其中:1、數(shù)據(jù)源選擇邏輯;2、預譯碼單元功能模型;3、輸出監(jiān)控邏輯;4、結(jié)果比較邏輯。
具體實施方式
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中國航空工業(yè)集團公司西安航空計算技術研究所,未經(jīng)中國航空工業(yè)集團公司西安航空計算技術研究所許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201911147152.3/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





