[發(fā)明專利]非易失性半導(dǎo)體存儲(chǔ)器裝置及其擦除控制電路、方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201911134622.2
• 申請(qǐng)日: 2019-11-19
• 公開(kāi)（公告）號(hào): CN111667869B
• 公開(kāi)（公告）日: 2022-06-14
• 發(fā)明（設(shè)計(jì)）人: 馬蒂亞斯.伊夫.吉爾伯特.培爾
• 申請(qǐng)（專利權(quán)）人: 力晶積成電子制造股份有限公司
• 主分類號(hào): G11C16/14
• 分類號(hào): G11C16/14;G11C16/34
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 李芳華

本發(fā)明在擦除非易失性半導(dǎo)體存儲(chǔ)器裝置中的數(shù)據(jù)時(shí)以比公知技術(shù)高的準(zhǔn)確度控制擦除電壓。一種用于控制擦除電壓的控制電路包括：斜率調(diào)整電路，通過(guò)控制步進(jìn)電壓、目標(biāo)電壓以及擦除電壓的步進(jìn)寬度來(lái)控制具有臺(tái)階形狀的斜率。對(duì)于每一預(yù)定時(shí)鐘脈沖控制信號(hào)，斜率調(diào)整電路基于步進(jìn)電壓及目標(biāo)電壓，以步進(jìn)電壓將擦除電壓重復(fù)地增大至目標(biāo)電壓，并基于步進(jìn)寬度對(duì)與步進(jìn)寬度對(duì)應(yīng)的每一時(shí)間間隔重復(fù)地進(jìn)行計(jì)時(shí)，從而將時(shí)鐘脈沖控制信號(hào)輸出至擦除電壓產(chǎn)生電路。

技術(shù)領(lǐng)域

本申請(qǐng)案主張于2019年3月7日提出申請(qǐng)的日本申請(qǐng)案第2019-041682號(hào)的優(yōu)先權(quán)權(quán)益。上述專利申請(qǐng)案全文并入本案供參考并構(gòu)成本說(shuō)明書(shū)的一部分。

本發(fā)明是有關(guān)于一種例如閃存等非易失性半導(dǎo)體存儲(chǔ)器裝置(電可擦除可編程只讀存儲(chǔ)器(electrically erasable programmable read-only memory，EEPROM))的擦除控制電路及擦除控制方法以及非易失性半導(dǎo)體存儲(chǔ)器裝置。

背景技術(shù)

已知一種與非(NAND)型非易失性半導(dǎo)體存儲(chǔ)器裝置，其中通過(guò)將多個(gè)存儲(chǔ)器單元晶體管(在下文中稱為存儲(chǔ)器單元)串聯(lián)連接于位線與源線之間來(lái)形成NAND字符串(NANDstring)以達(dá)成高的整合度。

在一般的NAND型閃存中，擦除即對(duì)半導(dǎo)體基底施加例如20伏特(V)的高電壓，且對(duì)字符線施加0伏特。由此，自作為由例如多晶硅等構(gòu)成的電荷儲(chǔ)存層的浮置柵極(floatinggate)提取電子，而讓閾值(threshold value)低于擦除閾值(例如，-3伏特)。另一方面，在寫(xiě)入(編程)時(shí)，對(duì)半導(dǎo)體基底施加0伏特，且對(duì)控制柵極施加例如20伏特的高電壓。由此，將電子自半導(dǎo)體基底注入至浮置柵極中，以讓閾值高于寫(xiě)入閾值(例如，1伏特)。通過(guò)對(duì)控制柵極施加介于寫(xiě)入閾值與讀取閾值之間的讀取電壓(例如，0伏特)，采取該些閾值的存儲(chǔ)器單元可基于是否有電流流經(jīng)存儲(chǔ)器單元來(lái)確定其狀態(tài)。

在如上所述進(jìn)行配置的閃存中，當(dāng)對(duì)欲通過(guò)程序操作進(jìn)行寫(xiě)入的存儲(chǔ)器單元實(shí)行寫(xiě)入時(shí)，電荷被注入至存儲(chǔ)器單元晶體管的浮置柵極中，且閾值電壓上升。因此，即使對(duì)柵極施加等于或低于閾值的電壓，電流亦不流動(dòng)，且會(huì)達(dá)成寫(xiě)入數(shù)據(jù)“0”的狀態(tài)。一般而言，擦除狀態(tài)下的存儲(chǔ)器單元的閾值電壓會(huì)有變動(dòng)，且處理變動(dòng)也會(huì)造成寫(xiě)入速度的變動(dòng)。因此，當(dāng)通過(guò)施加預(yù)定寫(xiě)入電壓實(shí)行程序操作且實(shí)行驗(yàn)證(verification)以使閾值電壓等于或高于驗(yàn)證水平時(shí)，存儲(chǔ)器單元在寫(xiě)入之后的閾值電壓的分布達(dá)到等于或高于驗(yàn)證水平的程度。

另外，遞增步進(jìn)脈沖程序(Increment Step Pulse Program，ISPP)方法被用作一種更有效地對(duì)由于處理變動(dòng)而在寫(xiě)入速度方面具有大變動(dòng)的存儲(chǔ)器進(jìn)行寫(xiě)入的方法。

[現(xiàn)有技術(shù)文獻(xiàn)]

[專利文獻(xiàn)]

[專利文獻(xiàn)1]日本特許公開(kāi)案第2017-174482號(hào)

[專利文獻(xiàn)2]美國(guó)專利第8891308號(hào)的說(shuō)明書(shū)

[專利文獻(xiàn)3]美國(guó)專利第8873293號(hào)的說(shuō)明書(shū)

發(fā)明內(nèi)容

[發(fā)明所要解決的問(wèn)題]

同時(shí)，擦除儲(chǔ)存于NAND型閃存的每一存儲(chǔ)器單元中的數(shù)據(jù)的操作主要是通過(guò)基于所選擇存儲(chǔ)器區(qū)塊的字符線對(duì)所選擇存儲(chǔ)器區(qū)塊的P阱施加預(yù)定高電壓脈沖來(lái)達(dá)成。對(duì)于當(dāng)前的NAND型閃存，有必要嚴(yán)格控制用于擦除的高電壓脈沖的形狀，且存儲(chǔ)器單元對(duì)例如上升時(shí)間(rise time)、最大電壓以及擦除電壓的脈沖寬度等參數(shù)非常敏感。

由于NAND型閃存支持存儲(chǔ)器區(qū)域的1平面操作或2平面操作，因此例如供應(yīng)可編程電壓及擦除電壓的電荷泵浦電路等模擬電路被設(shè)計(jì)用于應(yīng)對(duì)最差負(fù)載情況(worst loadcondition)，且具體而言設(shè)計(jì)用于2平面操作期間的最差負(fù)載情況。然而，此種設(shè)計(jì)方法可能在1平面操作期間具有一些負(fù)面影響。