[發(fā)明專利]一種基于交換結(jié)構(gòu)的多處理器數(shù)據(jù)交互方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201911133734.6
• 申請(qǐng)日: 2019-11-19
• 公開（公告）號(hào): CN111045974A
• 公開（公告）日: 2020-04-21
• 發(fā)明（設(shè)計(jì)）人: 邊慶;段小虎;王博;吳琳;白晨;索曉杰
• 申請(qǐng)（專利權(quán)）人: 中國(guó)航空工業(yè)集團(tuán)公司西安航空計(jì)算技術(shù)研究所
• 主分類號(hào): G06F13/40
• 分類號(hào): G06F13/40
• 代理公司: 北京清大紫荊知識(shí)產(chǎn)權(quán)代理有限公司 11718
• 代理人: 婁華

1.一種基于交換結(jié)構(gòu)的多處理器數(shù)據(jù)交互方法，其特征在于：所述方法基于多處理器和多交換結(jié)構(gòu)橋接器CROSSBAR構(gòu)成的硬件平臺(tái)，通過(guò)交換結(jié)構(gòu)橋接器CROSSBAR的架構(gòu)和PCI總線互連方式，使多處理器節(jié)點(diǎn)進(jìn)行DMA高速數(shù)據(jù)交互。

2.如權(quán)利要求1所述的一種基于交換結(jié)構(gòu)的多處理器數(shù)據(jù)交互方法，其特征在于：所述交換結(jié)構(gòu)橋接器CROSSBAR，其內(nèi)部的64位全雙工數(shù)據(jù)通道用于連接不同的單元，其內(nèi)部的CROSSBAR體系結(jié)構(gòu)用于實(shí)現(xiàn)不同接口之間的并行數(shù)據(jù)交換。

3.如權(quán)利要求1所述的一種基于交換結(jié)構(gòu)的多處理器數(shù)據(jù)交互方法，其特征在于：所述PCI總線互連方式將多個(gè)處理器互連，其中處理器A作為PCI總線主設(shè)備，處理器B/C/D作為PCI總線從設(shè)備。

4.如權(quán)利要求1所述的一種基于交換結(jié)構(gòu)的多處理器數(shù)據(jù)交互方法，其特征在于：所述交換結(jié)構(gòu)橋接器CROSSBAR具有2Mb片內(nèi)SRAM存儲(chǔ)器，作為多處理器的共享存儲(chǔ)器，用于多處理器間的數(shù)據(jù)交互。

5.如權(quán)利要求3所述的一種基于交換結(jié)構(gòu)的多處理器數(shù)據(jù)交互方法，其特征在于：所述PCI總線主設(shè)備負(fù)責(zé)PCI總線的初始化及管理工作，通過(guò)PCI總線對(duì)PCI總線從設(shè)備片內(nèi)SRAM進(jìn)行訪問；PCI總線從設(shè)備將PCI接口地址映射到片內(nèi)SRAM，訪問片內(nèi)SRAM以本地內(nèi)存的形式直接進(jìn)行。

6.如權(quán)利要求1或3所述的一種基于交換結(jié)構(gòu)的多處理器數(shù)據(jù)交互方法，其特征在于：所述硬件平臺(tái)的多個(gè)處理器節(jié)點(diǎn)，分別負(fù)責(zé)不同的運(yùn)算控制功能，定義PCI總線主設(shè)備具有訪問通信控制模塊的能力，PCI總線主設(shè)備將PCI總線從設(shè)備數(shù)據(jù)向外轉(zhuǎn)發(fā)；PCI總線從設(shè)備將本地片內(nèi)SRAM存儲(chǔ)器分為接收區(qū)和發(fā)送區(qū)，PCI總線主設(shè)備將外部數(shù)據(jù)寫入PCI總線從設(shè)備的接收區(qū)，PCI總線從設(shè)備將發(fā)送數(shù)據(jù)寫入發(fā)送區(qū)。

7.如權(quán)利要求3所述的一種基于交換結(jié)構(gòu)的多處理器數(shù)據(jù)交互方法，其特征在于：所述處理器A將任務(wù)周期分為N個(gè)時(shí)間區(qū)域，每個(gè)區(qū)域只能訪問N個(gè)PCI總線從設(shè)備中的一個(gè)。