[發(fā)明專利]n倍驅(qū)動兩輸入與非門標(biāo)準(zhǔn)單元及其版圖

有效

• 申請?zhí)枺?/td>: 201911133036.6
• 申請日: 2019-11-19
• 公開（公告）號: CN110866372B
• 公開（公告）日: 2023-09-15
• 發(fā)明（設(shè)計）人: 虞蓓蕾;高唯歡;胡曉明
• 申請（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號: G06F30/392
• 分類號: G06F30/392
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司 31211
• 代理人: 張彥敏

本發(fā)明涉及n倍驅(qū)動兩輸入與非門標(biāo)準(zhǔn)單元及其版圖，涉及半導(dǎo)體集成電路設(shè)計，通過由兩輸入與門和n倍驅(qū)動反相器共同構(gòu)成n倍驅(qū)動兩輸入與非門，其中n為大于等于2的偶數(shù)，其中n倍驅(qū)動反相器中的PMOS與NMOS晶體管的使用個數(shù)隨驅(qū)動倍數(shù)增加，而兩輸入與門中的PMOS與NMOS晶體管的使用個數(shù)不變，因此減少了PMOS與NMOS晶體管的使用個數(shù)，從而減小n倍驅(qū)動兩輸入與非門單元的版圖面積，并且節(jié)省晶體管個數(shù)與驅(qū)動倍數(shù)成正比，所以減小的面積與驅(qū)動倍數(shù)成正比。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體集成電路設(shè)計，尤其涉及n倍驅(qū)動兩輸入與非門標(biāo)準(zhǔn)單元及其版圖。

背景技術(shù)

兩輸入與非門標(biāo)準(zhǔn)單元(NAND2)是半導(dǎo)體集成電路設(shè)計中的常用標(biāo)準(zhǔn)單元。

具體的，可參閱圖1所示的現(xiàn)有技術(shù)的兩輸入與非門標(biāo)準(zhǔn)單元的電路示意圖，圖1所示的為兩倍驅(qū)動的兩輸入與非門標(biāo)準(zhǔn)單元(NAND2_2)，由四個PMOS晶體管與四個NMOS晶體管組成(nf＝2表示2個晶體管并聯(lián))。其中，第一至第四PMOS晶體管(PMOS1至PMOS4)的源極相連接并接VDD，第一和第二PMOS晶體管(PMOS1和PMOS2)的柵極接第一輸入信號A1，第三和第四PMOS晶體管(PMOS3和PMOS4)的柵極接第二輸入信號A2，第一至第四PMOS晶體管(PMOS1至PMOS4)的漏極相連接，并接第一和第二NMOS晶體管(NMOS1和NMOS2)的漏極而組成NAND2_2的輸出端X，第一和第二NMOS晶體管(NMOS1和NMOS2)的柵極相連接并接第一輸入信號A1，第一和第二NMOS晶體管(NMOS1和NMOS2)源極接第三和第四NMOS晶體管(NMOS3和NMOS4)的漏極，第三和第四NMOS晶體管(NMOS3和NMOS4)的柵極相連接并接第二輸入信號A2，第三和第四NMOS晶體管(NMOS3和NMOS4)的源極相連接并接地VSS，以此實現(xiàn)NAND2_2的邏輯功能。

如圖1所示，實現(xiàn)NAND2_2的邏輯功能需要晶體管數(shù)為8。且晶體管數(shù)隨驅(qū)動倍數(shù)倍增，對于n倍驅(qū)動的NAND2，nf＝n，即n倍驅(qū)動的NAND2需要的晶體管的數(shù)目為4n，如對于8倍驅(qū)動的NAND2，需要晶體管數(shù)為32；對于16倍驅(qū)動的NAND2，需要晶體管數(shù)為64。如此對于n倍驅(qū)動的NAND2，其版圖面積也隨著驅(qū)動倍數(shù)遞增。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種n倍驅(qū)動兩輸入與非門標(biāo)準(zhǔn)單元，以節(jié)省晶體管個數(shù)并減小的版圖面積。

本發(fā)明提供的一種n倍驅(qū)動兩輸入與非門標(biāo)準(zhǔn)單元，包括：兩輸入與門，用于接收一第一輸入信號A1和一第二輸入信號A2，將所述第一輸入信號A1和所述第二輸入信號A2作與運算后輸出中間輸出信號Sinter；以及n倍驅(qū)動反相器，接收所述中間輸出信號Sinter，用于將所述中間輸出信號Sinter作取反運算后輸出最終輸出信號Sf，其中n為大于等于2的偶數(shù)。

更進(jìn)一步的，所述兩輸入與門包括第一PMOS晶體管PMOS1與第一NMOS晶體管NMOS1。

更進(jìn)一步的，第一PMOS晶體管PMOS1的源極接地VSS，第一PMOS晶體管PMOS1的柵極與第一NMOS晶體管NMOS1的柵極相連接組成所述兩輸入與門的第一輸入端，用于接收第一輸入信號A1，第一PMOS晶體管PMOS1的漏極與第一NMOS晶體管NMOS1的漏極相連接組成所述兩輸入與門的輸出端，用于輸出中間輸出信號Sinter，第一NMOS晶體管NMOS1的源極構(gòu)成所述兩輸入與門的第二輸入端，用于接收第二輸入信號A2。

更進(jìn)一步的，所述兩輸入與門210僅包括第一PMOS晶體管PMOS1與第一NMOS晶體管NMOS1。