[發明專利]n倍驅動兩輸入與非門標準單元及其版圖

有效

• 申請號: 201911133036.6
• 申請日: 2019-11-19
• 公開（公告）號: CN110866372B
• 公開（公告）日: 2023-09-15
• 發明（設計）人: 虞蓓蕾;高唯歡;胡曉明
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: G06F30/392
• 分類號: G06F30/392
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 張彥敏

1.一種n倍驅動兩輸入與非門標準單元的電路，其特征在于，包括：

兩輸入與門，包括第一PMOS晶體管PMOS1與第一NMOS晶體管NMOS1，且所述兩輸入與門用于接收一第一輸入信號A1和一第二輸入信號A2，將所述第一輸入信號A1和所述第二輸入信號A2作與運算后輸出中間輸出信號Sinter；以及

n倍驅動反相器，包括第二PMOS晶體管單元PMOS2和第二NMOS晶體管單元NMOS2，第二PMOS晶體管單元PMOS2包括n個PMOS晶體管并聯連接，第二NMOS晶體管單元NMOS2包括n個NMOS晶體管并聯連接，且所述n倍驅動反相器接收所述中間輸出信號Sinter，用于將所述中間輸出信號Sinter作取反運算后輸出最終輸出信號Sf，其中，n為反相器的驅動倍數，且n為大于等于2的偶數。

2.根據權利要求1所述的n倍驅動兩輸入與非門標準單元的電路，其特征在于，第一PMOS晶體管PMOS1的源極接地VSS，第一PMOS晶體管PMOS1的柵極與第一NMOS晶體管NMOS1的柵極相連接組成所述兩輸入與門的第一輸入端，用于接收第一輸入信號A1，第一PMOS晶體管PMOS1的漏極與第一NMOS晶體管NMOS1的漏極相連接組成所述兩輸入與門的輸出端，用于輸出中間輸出信號Sinter，第一NMOS晶體管NMOS1的源極構成所述兩輸入與門的第二輸入端，用于接收第二輸入信號A2。

3.根據權利要求2所述的n倍驅動兩輸入與非門標準單元的電路，其特征在于，當所述第一輸入信號A1為0，所述第二輸入信號A2為0時，第一PMOS晶體管PMOS1導通，第一NMOS晶體管NMOS1關閉，中間輸出信號Sinter等于地電壓VSS，等于0；當所述第一輸入信號A1為0，所述第二輸入信號A2為1時，第一PMOS晶體管PMOS1導通，第一NMOS晶體管NMOS1關閉，中間輸出信號Sinter等于地電壓VSS，等于0；當所述第一輸入信號A1為1，所述第二輸入信號A2為0時，第一PMOS晶體管PMOS1關閉，第一NMOS晶體管NMOS1導通，中間輸出信號Sinter等于所述第二輸入信號A2，等于0；當所述第一輸入信號A1為1，所述第二輸入信號A2為1時，第一PMOS晶體管PMOS1關閉，第一NMOS晶體管NMOS1導通，中間輸出信號Sinter等于所述第二輸入信號A2，等于1。

4.根據權利要求1所述的n倍驅動兩輸入與非門標準單元的電路，其特征在于，第二PMOS晶體管單元PMOS2的源極連接電壓端VDD，第二PMOS晶體管單元PMOS2的漏極連接第二NMOS晶體管單元NMOS2的漏極并構成n倍驅動兩輸入與非門標準單元的輸出端X，用于輸出最終輸出信號Sf，第二NMOS晶體管單元NMOS2的源極接地VSS，第二NMOS晶體管單元NMOS2的柵極連接第二PMOS晶體管單元PMOS2的柵極并構成n倍驅動反相器的輸入端，用于接收所述兩輸入與門輸出的中間輸出信號Sinter。

5.根據權利要求4所述的n倍驅動兩輸入與非門標準單元的電路，其特征在于，當所述中間輸出信號Sinter為0時，第二PMOS晶體管單元PMOS2導通，第二NMOS晶體管單元NMOS2關閉，最終輸出信號Sf等于電壓端VDD，等于1；當所述中間輸出信號Sinter為1時，第二PMOS晶體管單元PMOS2關閉，第二NMOS晶體管單元NMOS2導通，中間輸出信號Sinter等于地電壓VSS，等于0。

6.根據權利要求1所述的n倍驅動兩輸入與非門標準單元的電路，其特征在于，n倍驅動兩輸入與非門標準單元使用的晶體管的個數m＝2+2n，其中n為兩輸入與非門標準單元的驅動倍數，為大于等于2的偶數。