[發明專利]電荷泵電路、半導體裝置以及半導體存儲裝置

有效

• 申請號: 201911132996.0
• 申請日: 2019-11-19
• 公開（公告）號: CN111490676B
• 公開（公告）日: 2021-09-17
• 發明（設計）人: 村上洋樹
• 申請（專利權）人: 華邦電子股份有限公司
• 主分類號: H02M3/07
• 分類號: H02M3/07;G11C5/14
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 周曉飛;薛平

本發明提供一種電荷泵電路、半導體裝置以及半導體存儲裝置。本發明的電荷泵電路100包含：主泵電路CPn_M；以及柵極控制用泵電路CPn_G，控制主泵電路CPn_M。主泵電路與控制用泵電路的基本構成相同，為KER型泵電路。當主泵電路進行升壓之后，控制用泵電路控制主泵電路的晶體管的運作，使得反方向的電流不會從主泵電路流入前段的泵電路。

技術領域

本發明是關于電荷泵電路(升壓電路)，特別是關于KER型電荷泵電路。

背景技術

由于半導體設計的細微化，用于驅動半導體元件的工作電壓隨著降低，且提供給半導體裝置的電源電壓也隨著降低。舉例來說，由半導體存儲器外部提供的電源電壓從3.3V降到2.5V或1.8V。另一方面，半導體存儲器等內部電路當中需要多個電源，舉例來說，為了驅動晶體管的電壓、或是施加在基板或井(Well)的電壓等，有時候可能需要比電源電壓更高的高電壓。因此，半導體裝置具備有升壓電路，將外部提供的電源電壓升壓到期望的電壓。這樣的升壓電路典型上是由電荷泵電路所構成。

舉例來說，日本專利特開2005-235315號公報揭示了一種升壓電路，其為包含了串聯的反相器、電容器及開關的一泵電路，可將電源電壓升壓到2倍以上。該升壓電路作為動態存儲器的內部電路，對字元線施加比電源電壓VDD還要高的高電壓Vpp。

圖1表示既有的KER型電荷泵電路的構成。電荷泵電路包含多段的泵電路CP1、CP2、…、CPn-1、CPn。最前段的泵電路CP1與輸入端子VIN連接，通過輸入端子VIN輸入需要升壓的電壓。最后段的泵電路CPn與輸出端子VOUT連接，通過輸出端子VOUT輸出升壓后的電壓。各段的泵電路結構相同，詳細結構可參考最后段的泵電路CPn。

泵電路包含：經由第1節點UA串聯的NMOS晶體管NA與PMOS晶體管PA；連接至第1節點UA的電容器CA；經由第2節點LA串聯的NMOS晶體管NB與PMOS晶體管PB；以及連接至第2節點LA的電容器CB。

NMOS晶體管NA以及PMOS晶體管PA的兩個柵極在第2節點LA耦合；NMOS晶體管NB以及PMOS晶體管PB的兩個柵極在第1節點UA耦合。時鐘CLKA提供給電容器CA；時鐘CLKA的相位反轉180度之后的時鐘CLKB提供給電容器CB。NMOS晶體管NA與NB的源極連接前段泵電路的PMOS晶體管PAn-1、PBn-1；PMOS晶體管PA與PB的源極連接輸出端子VOUT。另外，提供給各段泵電路的各時鐘CLKA、CLKB間的相位，已調整為前段升壓后的電壓可適當地輸出到后段。

圖2表示如圖1所示的電荷泵電路的運作波形圖。在時間t1～t2，時鐘CLKA從L電平上升到H電平，通過電容器CA與時鐘CLKA電容耦合的第1節點UA升壓，與第1節點UA連接的NMOS晶體管NB變為導通狀態，由前段泵電路CPn-1升壓后的電壓，通過NMOS晶體管NB提供給第2節點LA；另一方面，PMOS晶體管PB變為非導通狀態，第2節點LA與輸出端子VOUT電氣分離。

另外，時鐘CLKB從H電平下降到L電平，通過電容器CB與時鐘CLKB電容耦合的第2節點LA被牽引至負的方向，與第2節點LA連接的NMOS晶體管NA變為非導通狀態，第1節點UA與前段泵電路電氣分離；另一方面，PMOS晶體管PA為導通狀態，由第1節點UA升壓后的電壓，通過PMOS晶體管PA提供給輸出端子VOUT。

另外，時鐘CLKB從H電平下降到L電平，通過電容器CB與時鐘CLKB電容耦合的第2節點LA被牽引至負的方向，與第2節點LA連接的NMOS晶體管NA變為非導通狀態，第1節點UA與前段泵電路電氣分離；另一方面，PMOS晶體管PA為導通狀態，由第1節點UA升壓后的電壓，通過PMOS晶體管PA提供給輸出端子VOUT。

另外，時鐘CLKB從L電平上升到H電平，與時鐘CLKB電容耦合的第2節點LA升壓，與第2節點LA連接的NMOS晶體管NA為導通狀態，由前段泵電路CPn-1升壓后的電壓提供給第1節點UA；另一方面，PMOS晶體管PS為非導通狀態，第1節點UA與輸出端子VOUT電氣分離。