[發明專利]半導體裝置及其制造方法

在審

• 申請號: 201911119700.1
• 申請日: 2019-11-15
• 公開（公告）號: CN111933645A
• 公開（公告）日: 2020-11-13
• 發明（設計）人: 金鎮河
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/11556
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 劉久亮;黃綸偉

半導體裝置及其制造方法。一種半導體裝置包括：層疊結構，該層疊結構包括彼此交替層疊的導電層和絕緣層；以及溝道層，該溝道層穿過層疊結構，其中，溝道層是單層，該單層包括第一GIDL區域、單元區域和第二GIDL區域，并且第一GIDL區域比單元區域和第二GIDL區域中的每個具有更大的厚度。

技術領域

各個實施方式總體上涉及電子裝置，并且更具體地涉及半導體裝置和該半導體裝置的制造方法。

背景技術

非易失性存儲器裝置即使在沒有電力供應的情況下也保留所存儲的數據。其中存儲器單元以單層形式形成在基板上方的二維非易失性存儲器裝置的集成度的增加近來已經受到限制。因此，已經提出了其中存儲器單元在垂直方向上層疊在基板上的三維非易失性存儲器裝置。

三維非易失性存儲器裝置可以包括彼此交替層疊的層間絕緣層和柵電極以及穿過層疊結構的溝道層，并且存儲器單元可以沿著溝道層層疊。已經開發出各種結構和制造方法以提高三維非易失性存儲器裝置的操作可靠性。

發明內容

根據實施方式，半導體裝置可以包括：層疊結構，該層疊結構包括彼此交替層疊的導電層和絕緣層；以及溝道層，該溝道層穿過層疊結構，其中，溝道層是單層，該單層包括第一GIDL區域、單元區域和第二GIDL區域，并且第一GIDL區域比單元區域和第二GIDL區域中的每個具有更大的厚度。

根據實施方式，半導體裝置可以包括源極層；位線；以及溝道層，該溝道層聯接在源極層和位線之間，其中，溝道層為單層，該單層包括第一區域和第二區域，該第一區域與源極層相鄰，第二區域與位線相鄰，并且第一區域的厚度大于第二區域的厚度。

根據實施方式，一種制造半導體裝置的方法可以包括：形成層疊結構；形成穿過層疊結構的開口；在開口中形成溝道層，該溝道層包括第一GIDL區域、單元區域和第二GIDL區域；在溝道層中形成犧牲層；以及通過使用犧牲層作為蝕刻屏障來蝕刻溝道層的單元區域和第二GIDL區域。

根據實施方式，一種制造半導體裝置的方法可以包括：形成層疊結構；形成穿過層疊結構的開口；在開口中形成單層多晶硅，該單層多晶硅包括第一區域和第二區域；在單層多晶硅中形成犧牲層；通過使用犧牲層作為蝕刻屏障來蝕刻單層多晶硅的第二區域；以及在蝕刻第二區域之后，在單層多晶硅中形成間隙填充絕緣層。

附圖說明

圖1A和圖1B是例示根據實施方式的半導體裝置的結構的截面圖；

圖2A和圖2B是例示根據實施方式的半導體裝置的結構的截面圖；

圖3A至圖3C是例示根據實施方式的半導體裝置的結構的截面圖；

圖4是例示根據實施方式的半導體裝置的結構的截面圖；

圖5A至圖5G是例示根據實施方式的制造半導體裝置的方法的截面圖；

圖6A和圖6B是例示根據實施方式的制造半導體裝置的方法的圖；

圖7和圖8是例示根據實施方式的存儲器系統的配置的框圖；以及

圖9和圖10是例示根據實施方式的計算系統的配置的框圖。

具體實施方式

在下文中，將參照附圖描述實施方式的各種示例。在附圖中，為了便于示例，與實際的物理厚度和距離相比，組件的厚度和距離可能被夸大。在以下描述中，為了簡明和簡潔，可以省略對已知相關功能和構造的描述。在整個說明書和附圖中，相似附圖標記指代相似元件。

在附圖中，為了示例清楚，可能會夸大尺寸。將理解的是，當一元件被稱為在兩個元件“之間”時，它可以是兩個元件之間的唯一元件，或者也可以存在一個或更多個中間元件。貫穿全文，相似的附圖標記指代相似的元件。