[發明專利]半導體器件及三維封裝方法

在審

• 申請號: 201911118664.7
• 申請日: 2019-11-15
• 公開（公告）號: CN110838451A
• 公開（公告）日: 2020-02-25
• 發明（設計）人: 周天燊;馬書英;劉軼
• 申請（專利權）人: 華天科技（昆山）電子有限公司
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/56;H01L23/31
• 代理公司: 蘇州國誠專利代理有限公司 32293
• 代理人: 楊淑霞

本發明提供一種半導體器件及三維封裝方法，其中，所述三維封裝方法包括如下步驟：S1、在裸片的背面形成連接至正面焊盤的通孔；S2、在裸片的背面以及通孔中形成連接至焊盤的線路；S3、在通孔的開口處形成一封閉所述開口，且延伸至所述通孔內部的保護蓋；S4、在裸片的背面形成覆蓋所述保護蓋的阻焊層。本發明的三維封裝方法中，在形成線路之后且形成阻焊層之前，在芯片背面形成封閉通孔開口的保護蓋，通過設置該保護蓋有效地避免了現有工藝中形成阻焊層時，阻焊物質填充到通孔中，進而壓壞芯片正面的焊盤。

技術領域

本發明涉及半導體技術領域，尤其涉及一種半導體器件及三維封裝方法。

背景技術

隨著半導體制造技術的發展，半導體芯片的集成度不斷提高，然而隨著摩爾定律逐漸失效，為了滿足芯片小型化的需求，三維封裝技術成為突破芯片集成的關鍵點。

與二維封裝技術相比，三維封裝技術是將芯片在Z軸方向進行堆疊，目前，基于硅通孔(Through Silicon Via,TSV)的三維堆疊技術是最具發展前景的三維封裝方式。相比其他封裝方式，基于TSV的三維封裝技術具有集成度高、互連間距短、能大幅降低封裝導致的RC延遲等優點，并且能夠將不同功能的芯片(比如功率、射頻、內存、邏輯、MEMS)甚至是無源器件集成在一起，以實現多功能的系統級封裝(system in package,SiP)。

然而，通過在芯片背部形成硅通孔連接到正面焊盤的封裝形式，以壓干膜的方式形成阻焊層以及可靠性試驗(尤其是溫度循環試驗)中，會造成TSV孔底的焊盤破裂以及分層等失效，尤其是對于超薄焊盤的芯片、特殊焊盤結構的MEMS以及stack芯片等。因此，針對如上述問題，有必要提出進一步的解決方案。

發明內容

本發明旨在提供一種半導體器件及三維封裝方法，以克服現有技術中存在的不足。

為解決上述技術問題，本發明的技術方案是：

一種三維封裝方法，其包括如下步驟：

S1、在裸片的背面形成連接至正面焊盤的通孔；

S2、在裸片的背面以及通孔中形成連接至焊盤的線路；

S3、在通孔的開口處形成一封閉所述開口，且延伸至所述通孔內部的保護蓋；

S4、在裸片的背面形成覆蓋所述保護蓋的阻焊層。

作為本發明的三維封裝方法的改進，在形成連接至焊盤的線路之前，還包括：在裸片的背面以及通孔的孔壁上形成絕緣層。

作為本發明的三維封裝方法的改進，所述步驟S3包括：

S31、通過旋涂液態膠的方式，在裸片的背面通孔的開口處形成一層光刻膠層；

S32、在光刻膠層固化之前，靜置，使懸搭在通孔的開口處的光刻膠層延伸至通孔內部。

作為本發明的三維封裝方法的改進，所述步驟S3還包括：

S33、使光刻膠層初步固化，形成靜置之后的形貌；

S34、通過曝光顯影的方式去掉通孔的開口處以外區域的光刻膠層；

S35、對曝光顯影的后剩余的光刻膠層進行二次固化定型。

作為本發明的三維封裝方法的改進，通過軟烤的方式使光刻膠層初步固化，通過硬烤的方式使光刻膠層進行二次固化定型。

作為本發明的三維封裝方法的改進，所述保護蓋與阻焊層的材質不一致。

為解決上述技術問題，本發明的技術方案是：

一種半導體器件，其包括：芯片、焊盤、互連層、保護蓋以及阻焊層；